第五章微处理器总线时序和系统总线.

《第五章微处理器总线时序和系统总线.》由会员分享，可在线阅读，更多相关《第五章微处理器总线时序和系统总线.（70页珍藏版）》请在文档大全上搜索。

1、本章讲纲本章讲纲TT 总线周期总线周期T1T2T3T4CLK时间时间有有关关引引脚脚信信号号T1T2T3T4A19A0D7D0ALECLKMEMR8088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDRQ/GT0(HOLD)RQ/GT1(HLDA)LOCK(WR)S2(IO/M)S1(DT/R)S0(DEN)QS0(ALE)QS1(INTA)TESTREADYRESETVCCA15A16/S3A17/S4A18/S5A19/S6SSOMN

2、/MXRDHOLDHLDAWRIO/MDT/RDENALEINTATESTREADYRESET8088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND最小组态最小组态8088在最小模式下的引脚和功能在最小模式下的引脚和功能 : VCCA15A16/S3A17/S4A18/S5A19/S6SSOMN/MXRDHOLDHLDAWRIO/MDT/RDENALEINTATESTREADYRESET8088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND最小组态最小

3、组态5. 数据允许数据允许DEN、数据传送方向数据传送方向DT/R 6. 可屏蔽中断请求可屏蔽中断请求INTR 中断响应中断响应INTA7. 非屏蔽中断请求非屏蔽中断请求NMI8. 总线保持请求总线保持请求HOLD 总线保持响应总线保持响应HLDA9. 准备就绪信号准备就绪信号READY 被访问的被访问的M/IO设备设备准备就绪准备就绪10. 检测信号检测信号TEST11. 系统状态信号系统状态信号SSO与与IO/M、DT/R 组合反映组合反映当前总线执行的是什么操作当前总线执行的是什么操作12. 复位信号复位信号RESET高电平高电平 结束结束CPU当前操作，内部当前操作，内部寄存器恢寄存器