电工学课件门电路和组合逻辑电路.

《电工学课件门电路和组合逻辑电路.》由会员分享，可在线阅读，更多相关《电工学课件门电路和组合逻辑电路.（146页珍藏版）》请在文档大全上搜索。

1、下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录 tt下一页下一页返回返回上一页上一页退出退出章目录章目录 脉冲跃变后的值比初始值高脉冲跃变后的值比初始值高脉冲跃变后的值比初始值低脉冲跃变后的值比初始值低0+3V0-3V0+3V0-3V下一页下一页返回返回上一页上一页退出退出章目录章目录 A0.9A0.5A0.1AtptrtfT下一页下一页返回返回上一页上一页退出退出章目录章目录 所谓门就是一种开关，它能按照一定的条件所谓门就是一种开关

2、，它能按照一定的条件去控制信号的通过或不通过。去控制信号的通过或不通过。 门电路的输入和输出之间存在一定的逻辑关门电路的输入和输出之间存在一定的逻辑关系系(因果关系因果关系)，所以门电路又称为，所以门电路又称为逻辑门电路逻辑门电路。 基本逻辑关系为基本逻辑关系为三种。三种。 下面通过例子说明逻辑电路的概念及下面通过例子说明逻辑电路的概念及的意义。的意义。下一页下一页返回返回上一页上一页退出退出章目录章目录220V+- Y = A B000101110100ABYBYA下一页下一页返回返回上一页上一页退出退出章目录章目录BY220VA+- Y = A + B000111110110ABY下一页下

3、一页返回返回上一页上一页退出退出章目录章目录101AY0Y220VA+-R下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录 电平的高电平的高低一般用低一般用“1”和和“0”两种状两种状态区别，若规态区别，若规定定高电平为高电平为“1”，低电平，低电平为为“0”则称为则称为正逻辑正逻辑。反之。反之则称为则称为负逻辑负逻辑。若无特殊说明，若无特殊说明，均采用正逻辑。均采用正逻辑。100VUCC高电平高电平低电平低电平下一页下一页返回返回上一页上一页退出退出章目录章目录输入输入A、B、C全为高电平全为高电平“1”，输出输出 Y 为为“1”。输入

4、输入A、B、C不全为不全为“1”，输出输出 Y 为为“0”。0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC0V3V下一页下一页返回返回上一页上一页退出退出章目录章目录逻辑逻辑即：有即：有“0”出出“0”， 全全“1”出出“1”Y=A B C&ABYC00000010101011001000011001001111ABYC下一页下一页返回返回上一页上一页退出退出章目录章目录0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC3V3

5、V-U 12VRDADCABYDBC输入输入A、B、C全为低电平全为低电平“0”，输出输出 Y 为为“0”。输入输入A、B、C有一个为有一个为“1”，输出输出 Y 为为“1”。下一页下一页返回返回上一页上一页退出退出章目录章目录(3) 逻辑关系逻辑关系：逻辑逻辑即：有即：有“1”出出“1”， 全全“0”出出“0”Y=A+B+CABYC 100000011101111011001011101011111ABYC下一页下一页返回返回上一页上一页退出退出章目录章目录+UCC-UBBARKRBRCYT 1 0饱和饱和(2) 逻辑表达式：逻辑表达式：Y=A“0”10“1”“0”“1”AY逻辑符号逻辑符号

6、1AY下一页下一页返回返回上一页上一页退出退出章目录章目录有有“0”出出“1”，全，全“1”出出“0”&ABCY&ABC00010011101111011001011101011110ABYCY=A B C1Y下一页下一页返回返回上一页上一页退出退出章目录章目录Y&ABC1YABC 1有有“1”出出“0”，全，全“0”出出“1”00010010101011001000011001001110ABYCY=A+B+C下一页下一页返回返回上一页上一页退出退出章目录章目录ABY1有有“0”出出“0”，全全“1”出出“1”有有“1”出出“1”，全全“0”出出“0”&ABY

7、1 1ABY2Y2下一页下一页返回返回上一页上一页退出退出章目录章目录ABC&1&D1YY=A.B+C.D1&YABCD逻辑符号逻辑符号下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1E2E3E1BC下一页下一页返回返回上一页上一页退出退出章目录章目录 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T14.3V钳位钳位2.1V“0”(0.3V)输入全高输入全高“1”,输出为输出为低低“0”1VT1R1+Ucc T4下一页下一页返回返回上

8、一页上一页退出退出章目录章目录 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T11V(0.3V)“1”“0”输入有低输入有低“0”输出为输出为高高“1” 流过流过 E结的电结的电流为正向电流流为正向电流5VVY 5-0.7-0.7 =3.6V下一页下一页返回返回上一页上一页退出退出章目录章目录00010011101111011001011101011110ABYCY=A B CY&ABC下一页下一页返回返回上一页上一页退出退出章目录章目录74LS00、74LS20管脚排列示意图管脚排列示意图&1211109814133456712&UCC4B 4A 4Y

9、3B 3A3Y1B1A1Y2B2A2Y GND(a)74LS001211109814133456712&UCC2D 3C 2BNC 2A2Y1B1ANC1D1C1Y GND74LS20(b)下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录ABDE允许叠加干扰允许叠加干扰UOFF0.9UOH1231234 Ui 下一页下一页返回返回上一页上一页退出退出章目录章目录AB UON是保证输出为额是保证输出为额定低电平时所对应的定低电平时所对应的最最小输入高电平电压小输入高电平电压。DE1

10、231234 Ui UON下一页下一页返回返回上一页上一页退出退出章目录章目录 下一页下一页返回返回上一页上一页退出退出章目录章目录10 低电平，低电平，&Y11R下一页下一页返回返回上一页上一页退出退出章目录章目录50%50%tpd1tpd22 2p pt t2 2p pt t1 1p pd dttt 输入波形输入波形ui输出波形输出波形uO下一页下一页返回返回上一页上一页退出退出章目录章目录“1”控制端控制端 DE D T5Y R3R5AB R4R2R1 T3 T4T2+5V T1下一页下一页返回返回上一页上一页退出退出章目录章目录“0”控制端控制端 DE T5Y R3R5AB R

11、4R2R1 T3 T4T2+5V T11V1V下一页下一页返回返回上一页上一页退出退出章目录章目录&YEBA逻辑符号逻辑符号 0 高阻高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0ABEY功能表功能表1E0EABY 下一页下一页返回返回上一页上一页退出退出章目录章目录“1”“0”“0”A1 B1下一页下一页返回返回上一页上一页退出退出章目录章目录&YCBA T5Y R3AB CR2R1T2+5V T1RLU 下一页下一页返回返回上一页上一页退出退出章目录章目录Y&CBAKA+24VKA220&A1B1C1Y1&A2B2C2Y2&