异步时序逻辑电路的分析与设计

《异步时序逻辑电路的分析与设计》由会员分享，可在线阅读，更多相关《异步时序逻辑电路的分析与设计（66页珍藏版）》请在文档大全上搜索。

1、异步时序逻辑电路异步时序逻辑电路1. 同步时序逻辑电路的特点同步时序逻辑电路的特点 各触发器的时钟端全部连接在一起，并接在系统时钟端； 只有当时钟脉冲到来时，电路的状态才能改变; 改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入x有无变化； 状态表中的每个状态都是稳定的。2. 异步时序逻辑电路的特点异步时序逻辑电路的特点 电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件； 电路中没有统一的时钟； 电路状态的改变由外部输入的变化直接引起。 根据外部输入是脉冲信号还是电平信号，可将异步时序逻辑电路分为:脉冲异步时序电路电平异步时序电路组 合逻 辑触发

2、器触发器x1Z1y1Y1YryrxnZm存储电路组 合逻 辑延迟元件x1Z1y1Y1YryrxnZm存储电路延迟元件1 trt对输入脉冲信号的两点限制： 在两个或两个以上的输入线上不允许同时出现脉冲信号； 第二个输入脉冲的到达，必须在第一个输入脉冲所引起的整个电路响应结束之后。 分析方法基本上与同步时序逻辑电路相似，只是要注意触发器时钟端的输入情况。在同步时序电路中，时钟端的输入仅为“ 时间”。分析步骤如下分析步骤如下：(1) 写出电路的输出函数和激励函数表达式。(2) 写出电路的次态方程组或列出状态转移真值表。(3) 作状态表和状态图。(4) 画出时间图和用文字描述电路的逻辑功能。从分析步骤

3、来看，异步时序电路的分析与同步时序电路分析相同，但是每一步实施时又有所不同。下面通过例子介绍脉冲异步时序电路的分析方法。例例 分析下图所示脉冲异步时序逻辑电路，指出该电路功能。&注意各触发器的跳变时刻 写出输出函数和激励函数表达式写出输出函数和激励函数表达式 解解:该电路由两个J-K触发器和一个与门组成，有一个输入端x和一个输出端Z，输出是输入和状态的函数，属于Mealy型脉冲异步时序电路。&Z = xy2y1J2 = K2 =1；C2 = y1J1 = K1 =1；C1 = x 列出电路次态真值表列出电路次态真值表J-K触发器的状态转移发生在时钟端脉冲负跳变的瞬间，为了强调在触发器时钟端为了

4、强调在触发器时钟端 C1、C2何时有负跳变产生，在次态何时有负跳变产生，在次态真值表中用真值表中用“”表示下跳。仅当时钟端有表示下跳。仅当时钟端有“” 出现时，相出现时，相应触发器状态才能发生变化，否则状态不变。应触发器状态才能发生变化，否则状态不变。J KQ(n+1)0 00 11 01 1Q01Q 作出状态表和状态图作出状态表和状态图根据次态真值表和输出函数表达式（Z = xy2y1），可作出该电路的状态表和状态图如下。现态现态y2 y1次态次态y2n+1y1n+1 / 输出输出Zx = 10 00 1 / 00 11 0 / 01 01 1 / 01 10 0 / 1000110110/

5、00/00/00/01/01/01/01/1x/Z画出时间图并说明电路逻辑功能。画出时间图并说明电路逻辑功能。为了进一步描述该电路在输入脉冲作用下的状态和输出变化过程，可根据状态表或状态图画出该电路的时间图如下图所示。 由状态图和时间图可知，该电路是一个由状态图和时间图可知，该电路是一个模模4加加1计数器，计数器，当收到第四个输入脉冲时，电路产生一个进位输出脉冲。当收到第四个输入脉冲时，电路产生一个进位输出脉冲。xy1y2Z例：分析下图所示的脉冲异步时序电路CP2x(CP1)Q1zK3CJ3K1CJ1K2CJ2CP3&Q2Q3“ 1”解：解：写出输出函数和激励函数表达式Z Q1n Q2nQ3n

6、xJ1=K1=1,CP1=xJ2=K2=1,CP2= Q1nJ3=K3=1,CP3= Q2n 写出电路的状态方程JK触发器的次态方程为该式表明当CP为逻辑1时，触发器的状态才能发生变化，而只有当时钟出现有效跳变时，CP才为逻辑1。Qn+1=(JQn+KQn)CP将3个触发器的激励函数代入触发器的次态方程，Q1n+1=(J1Q1n+K1Q1n)CPQ1 n xQ2n+1=(J2Q2n+K2Q2n)CPQ2n Q1nQn+1=(J3Q3n+K3Q3n)CPQ3n Q2n 作状态表和状态图 在填写状态时，通常要由低位向高位依次填写。现态Q2n Q2n Q1n次 态Q3n+1 Q2n+1 Q1n+10

7、00001010011100101110111输 入x11100000101001110010111011111111输 出Z100000000001111011/01/01/01101/00010101000111/11/01/01/0 x/z注意此时x取逻辑1的含义。画出时间图和说明电路功能由状态图可知：该电路是一个八进制减1计数器，输出是借位信号。x12345678Q1Q2Q3Z例例 异步时序电路下图所示，试分析其功能。 1JQ11KQ2CP“1”Q11J1K1J1KQ3Q3“1”Q2“1” 解解 由电路可知CP1=CP3=CP, CP2=Q1n, 因此该电路为异步时序电路。 各触发器的

8、激励方程为 1113213221_31KQQJKJKQJnnn次态方程和时钟方程为 CPCPQQQQQCPQQCPCPQQQnnnnnnnnnn3_3211312_2121_1_311 由于各触发器仅在其时钟脉冲的下降沿动作，其余时刻均处于保持状态，故在列电路的状态真值表时必须注意。 (1) 当现态为000时，代入Q1和Q3的次态方程中，可知在CP作用下 , ， 由于此时CP2=Q1, Q1由 01 产生一个上升沿，用符号表示，故Q2处于保持状态， 即 。 其次态为 001。 013nQ0212nnQQ111nQ (2) 当现态为 001 时， ， 此时Q1由 10 产生一个下降沿，用符号表示

9、，且 故Q2将由 01，其次态为 010。依此类推，得其状态真值表如下表所示。0, 01311nnQQ_212nnQQ状态真值表状态真值表 根据状态真值表可画出状态迁移图下图所示由此可看出该电路是异步五进制递增计数器，且具有自启动能力。 状态图 000001010101111100011110一、方法与步骤一、方法与步骤 方法方法: 脉冲异步时序逻辑电路设计的方法与同步时序逻辑电路设计大致相同，主要应注意两个问题。由于不允许两个或两个以上输入端同时为1（用1表示有脉冲出现），设计时可以作如下处理： 当有多个输入信号时，只需考虑多个输入信号中仅一当有多个输入信号时，只需考虑多个输入信号中仅一个为

10、个为1的情况；的情况； 在确定激励函数和输出函数时，可将两个或两个以上在确定激励函数和输出函数时，可将两个或两个以上输入同时为输入同时为1的情况作为无关条件处理。的情况作为无关条件处理。当存储电路采用带时钟控制端的触发器时，触发器的时钟端应作为激励函数处理。设计时通过对触发器的时钟端和输入端综合处理，有利于函数简化。 脉冲异步时序逻辑电路的设计脉冲异步时序逻辑电路的设计 形成原始状态图和原始状态表状态化简，求得最小化状态表状态编码，得到二进制状态表选定触发器类型，并求出激励函数和输出函数最简表达式画出逻辑电路图步骤步骤设计过程与同步时序电路相同，具体如下：二、举例二、举例 例例1 用T触发器作

11、为存储元件，设计一个异步模8加1计数器，电路对输入端x出现的脉冲进行计数，当收到第八个脉冲时，输出端Z产生一个进位输出脉冲。 解解 由题意可知，该电路模型为Mealy型。由于状态数目和状态转换关系非常清楚，可直接作出二进制状态图和状态表。作出状态图和状态表作出状态图和状态表设电路初始状态为“000”，状态变量用y2、y1、y0表示，可作出二进制状态图如下。x/z1011/01/0相应二进制状态表为：0 0 0 0 0 1 / 00 0 1 0 1 0 / 00 1 0 0 1 1 / 00 1 1 1 0 0 / 01 0 0 1 0 1 / 01 0 1 1 1 0 / 01 1 0 1 1