KT2维修参考（课堂PPT）
《KT2维修参考（课堂PPT）》由会员分享，可在线阅读，更多相关《KT2维修参考（课堂PPT）（24页珍藏版）》请在文档大全上搜索。
1、1 KT2 维修流程维修流程上电时序。上电时序。 1.1 維修一般流程一般来说,维修工程师拿到一块功能不良板时,不要急于动用维修设备,首先全面目测M/B看是否有严重的外观问题,如连锡(在RMA中很少),虚焊或明显的断线等,如果有相应现象,则可以减少大量的维修时间(指维修该板的时间)及不必要的物料损耗.如果目测无发现问题,则看明维修流程卡的所写的故障现象,接着根据故障插上相应的维修设备,针对无显示的M/B,最好先不插CPU(谨防由于CPU的工作电源过高而烧毁CPU),先用示波器或万用表测量CPU的工作电压是否正常,等正常后再插CPU验证故障现象,然后根据现象查相关电路图,测量相关信号.直至查出故
2、障的原因.维修中不涉及BGA的元器件一自己更换,凡是涉及到要更换BGA的功能不良板则由专门的操作员更换.在更换芯片时应注意芯片的方向,在测试之前,应检查焊过的芯片是否有虚焊,短路之现象。在送测试之前应仔细检查是否有损件,残留物,锡渣,锡尖等外观问题,提高维修效率 1.2 上电自检一般时序 上电后电脑会自动检测主要硬件POST是如何进行自检测的？是如何进行自检测的？主板在接通电源后，系统首先由(Power On Self Test,上电自检)程序来对内部各个设备进行检查。在我们按下起动键（电源开关）时，系统的控制权就交由BIOS来完成，由于此时电压还不稳定，主板控制芯片组会向CPU发出并保持一个
3、RESET(重置)信号，让CPU初始化，同时等待电源发出的POWERGOOD信号(电源准备好信号)。当电源开始稳定供电后(当然从不稳定到稳定的过程也只是短暂的瞬间)，芯片组便撤去RESET信号(如果是手动按下计算机面板上的Reset按钮来重启机器，那么松开该按钮时芯片组就会撤去RESET信号)，CPU马上就从地址FFFF0H处开始执行指令，这个地址在系统BIOS的地址范围内，无论是Award BIOS还是AMI BIOS，放在这里的只是一条跳转指令，跳到系统BIOS中真正的启动代码处。系统BIOS的启动代码首先要做的事情就是进行POST(Power On Self Test，加电自检)，由于电
4、脑的硬件设备很多（包括存储器、中断、扩展卡），因此要检测这些设备的工作状态是否正常。这一过程是逐一进行的，BIOS厂商对每一个设备都给出了一个检测代码（称为POST CODE即开机自我检测代码），在对某个设置进行检测时，首先将对应的POST CODE写入80H（地址）诊断端口，当该设备检测通过，则接着送另一个设置的POST CODE，对此设置进行测试。如果某个设备测试没有通过，则此POST CODE会在80H处保留下来，检测程序也会中止，并根据已定的报警声进行报警（BIOS厂商对报警声也分别作了定义，不同的设置出现故障，其报警声也是不同的，我们可以根据报警声的不同，分辨出故障所在。PCI DE
5、BUG CARD介紹利用DEBUG CARD OR 80 PORT可以用来DEBUG上电但无显的MOTHERBOARD整个微机的开机过程分为硬件启动和软件启动硬启动是指POWER的动作过程而软启动部分是指BIOS的POST过程先是硬件启动而后是软件启动了解微机的开机过程,对主板功能维修是很重要的,因为很多功能不良板特别是当机板,可以根据开机的顺序从而判断系统检测哪部分有问题如果是无显示的板可以从DEBUGE CARD上诊断系统运行的地址可以使分析问题做到有的放失,不至于瞎子摸象23下表是下表是PhonixBIOS 4.0 Release 6 DEBUGE CARD检测Code 4 PCI DE
6、BUG CARD5 80 PORT及连线图 利用打印机并口(Parallel port)DEBUG6 PCI BUS PCIPeripheral Component Interconnection总线-外设部件互连总线该标准是由Intel,IBM,DEC公司所制的PCI Bus与CUP中间经过一个桥接器电路,不直接与CPU相连的总线,故其稳定性与匹配性较差,提升了CPU的工作效率,其扩展槽可达到三个以上为32Bit/64Bit的总线数据地址共用是目前主板及外围设备使用的的标准接口.部分信号的名词解释部分信号的名词解释CLK：时钟 INPUT CPU：初始化 RESET：复位 ADS：地址状态
7、BEO#-7#：字节使能 AP：地址偶校验 AP：地址偶校验 DP0-7：数据偶校验 INIR：可屏蔽中断请求 DBSY：数据忙 SCYC：裂开周期输出 HIT#：命中指示 NMI：非屏蔽中断请求 INV：无效输入 IERR：内部检验错 BREQ：内部总线占用请求 BUSCHK：总线检查输入 A20M#：地址位20屏蔽 PWT：页面高速缓存内存通写 PCD：页面高速缓存禁止 EWBE#：外部写缓冲器输入 APCHK#：地址校验检测状态 FLUSH#：高速缓存清洗 AHOLD：地址占用请求 M/IO#：内存/IO指示 LOCK：总线封锁 SMIACT#：系统管理中断请求 SMT#：系统管理中断
8、FERR#：浮点数值出错 BOFF#：总线屏蔽 IGNNE#：忽略数值出错 HLDA：总线占用响应 HOLD：总线占用请求 BREQ：内部总线占用请求 NMI：非屏蔽中断请求 DBSY：数据忙 EADS#：有效外部地址 INIR：可屏蔽中断请求 KEN#：高速缓存使能 PCHK#：奇偶校验错使能 SDONE：监听完成信号 SERR：系统错误报告 PAK64：奇偶双字节校验 DEVSEL：设备选择 STOP：停止数据传送 W/R#：写读指示 REQ：总线占用请求 LOCK：锁定信号 CBE#：总线命令和字节使能多路复合线 REFRESH：内存刷新 BALE：系统地址锁存允许 FRAME：帧周期信
9、号 PERR：数据奇偶校验错误报告 ACK64：64位传输认可 IRDY：主设备准备好 REQ64#：64位传输请求 SBO#：试探返回信号 TRDY：从设备准备好 GNT：总线占用允许 IDSEL 7 8 PCI BUS Master所谓Bus Master是具有存取内存或外围装置能力之装置 , 也就是Bus Master的装 置须有能力控制地址及控制讯号 ,PCI bus Master如果要以Master Mode 存取数据 ,首先要经由REQ# 控制讯号 , 向总线仲裁器发出要求 ,总线仲裁器会以GNT# 控制讯号响应PCI bus Master要求,PCI bus Master收到GN
10、T# 后 , 才取得Bus的使用 权。REQ#及GNT#控制讯号为一点对点讯号 , 主机板所能支持的PCI Bus Master扩充槽大都由chipset所提供之数量决定.Bus Master可减少CPU的负荷,并增加系统的效能,因为当一装置在执行Bus Master 的动作时,CPU仍可执行其它的指令动作.（1）PCI数据交换控制信号数据交换控制信号FRAME 周期框架它是由目前的INITIATOR驱动它有效时表示数据交换开始为了确定是否已经取得总线拥有权MASTER必须在同一个PCI CLK信号的上升缘 取样到FRAME与IRDY都被反驱动到高态且GNT被驱动到低态数据交换可以是由在目前的
11、INITIATOR与目前所寻址的TARGET间一到多次质料传输组成当INITIATOR准备完成最后一次数据阶段时FRAME就会被反驱动到高态.TRDYTARGET READY 被目前所寻址的TARGET驱动当TARGET准备完成目前的资料阶段（数据传输）时它就会被驱动到低电平如果在同一个PCI周期信号的上升缘TARGET驱动TRDY 到低电平且INITIATOR驱动IRDY到低电平则此数据阶段便宣告完成在读取期间TRDY被驱动表示TARGET正在驱动有效的数据到数据总线上在写入期间TRDT被驱动表示准备接收来自MASTER的资料等待状态会被插入到目前的资料阶段里直到取 9 样到TRDY与IRD
