《第七章集成触发器a2》由会员分享，可在线阅读，更多相关《第七章集成触发器a2（99页珍藏版）》请在文档大全上搜索。
1、EXIT 集成触发器集成触发器EXIT第第7 7章章 集成触发器集成触发器 EXIT 集成触发器集成触发器EXIT概述概述第第 七七 章章 集成触发器集成触发器 基本基本RS触发器触发器同步触发器同步触发器 主从触发器主从触发器本章小结本章小结边沿触发器边沿触发器EXIT 集成触发器集成触发器EXIT主要要求：主要要求： 掌握触发器的特点。掌握触发器的特点。掌握触发器逻辑功能描述方法。掌握触发器逻辑功能描述方法。7.1概述概述掌握触发器功能的分类。掌握触发器功能的分类。掌握触发器的电路结构特点。掌握触发器的电路结构特点。EXIT 集成触发器集成触发器EXIT7.1.1触发器触发器的基本特性和作
2、用的基本特性和作用 Flip - Flop，简写为，简写为 FF，又称双稳态触发器。，又称双稳态触发器。基本特性基本特性 ( (1) )有两个稳定状态有两个稳定状态( (简称稳态简称稳态) )，正好用来表示逻辑正好用来表示逻辑 0 和和 1。( (2) )在输入信号作用下，触发器的两个稳定状态可相互转换在输入信号作用下，触发器的两个稳定状态可相互转换 ( (称为状态的翻转称为状态的翻转) )。输入信号消失后，新状态可长期输入信号消失后，新状态可长期 保持下来，因此具有记忆功能，可存储二进制信息。保持下来，因此具有记忆功能，可存储二进制信息。 一个触发器可存储一个触发器可存储 1 位二进制数码位
3、二进制数码EXIT 集成触发器集成触发器EXIT触发器的作用触发器的作用触发器有记忆功能，触发器有记忆功能，由它构成的电路在某时刻的输由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。出不仅取决于该时刻的输入，还与电路原来状态有关。而门电路无记忆功能，由它构成的电路在某时刻的输而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关；出完全取决于该时刻的输入，与电路原来状态无关；触发器和门电路触发器和门电路是构成数字电路的基本单元。是构成数字电路的基本单元。EXIT 集成触发器集成触发器EXIT7.1.2 触发器的类型触发器的类型 根据
4、逻辑功能不同分为根据逻辑功能不同分为 RS 触发器触发器 D 触发器触发器 JK 触发器触发器 T 触发器触发器 T 触发器触发器 根据触发方式不同分为根据触发方式不同分为 电平触发器电平触发器 边沿触发器边沿触发器 主从触发器主从触发器 根据电路结构不同分为根据电路结构不同分为 基本基本 RS 触发器触发器 同步触发器同步触发器 主从触发器主从触发器 边沿触发器边沿触发器 5.1.3 触发器逻辑功能的描述方法触发器逻辑功能的描述方法 主要有主要有特性表特性表(状态转换真值表状态转换真值表) 、特性方程特性方程(状态方程状态方程) 、驱驱动表动表 ( (又称激励表又称激励表) )状态转换图状态
5、转换图和和波形图波形图 ( (又称时序图又称时序图) )等。等。根据有无空翻分为根据有无空翻分为有空翻有空翻基本基本 RS 触发器触发器 同步触发器同步触发器 主从触发器主从触发器 边沿触发器边沿触发器 无空翻无空翻EXIT 集成触发器集成触发器EXIT主要要求：主要要求：掌握与非门结构掌握与非门结构基本基本 RS 触发器触发器的电路、逻辑的电路、逻辑功能和工作特点。功能和工作特点。 了解同步触发器的结构、工作特点和存在问题。了解同步触发器的结构、工作特点和存在问题。 7.2基本基本RS触发器触发器 7.3同步触发器同步触发器掌握触发器的掌握触发器的 0 态、态、1 态、置态、置 0、置、置
6、1、触发方、触发方式、现态、次态和空翻式、现态、次态和空翻等概念。等概念。了解触发器逻辑功能的描述方法。了解触发器逻辑功能的描述方法。 掌握掌握 RS 触发器、触发器、D 触发器、触发器、JK 触发触发器的逻辑功能及其特性方程。器的逻辑功能及其特性方程。 EXIT 集成触发器集成触发器EXIT7.2基本基本 RS 触发器触发器 7.2.1 由与非门组成的基本由与非门组成的基本 RS 触发器触发器 1. 电路结构及逻辑符号电路结构及逻辑符号QQSDRDG1G2QQSDRDSRSDRDQQQ = 1，Q = 0 时，称为触发器的时，称为触发器的 1 状态，记为状态，记为 Q = 1；Q = 0，Q
7、 = 1 时，称为触发器的时，称为触发器的 0 状态，记为状态，记为 Q = 0。 RDSD置置0端，也端，也称复位端。称复位端。 R 即即 Reset 置置1端，也端，也称置位端。称置位端。 S 即即 Set Basic Flip - Flop 信号输入端信号输入端互补输出端，互补输出端，正常工作时，正常工作时，它们的输出它们的输出状态相反。状态相反。 低电平有效低电平有效 EXIT 集成触发器集成触发器EXIT工作原理工作原理QQSDRDG1G211011000SDRD 功功 能能 说说 明明输输 入入QQ输输 出出2. 工作原理及逻辑功能工作原理及逻辑功能 0111 10触发器被置触发器
8、被置 0 触发器置触发器置 010EXIT 集成触发器集成触发器EXIT2. 工作原理及逻辑功能工作原理及逻辑功能 QQSDRDG1G211011000SDRD功功 能能 说说 明明输输 入入QQ输输 出出1001 11触发器被置触发器被置 1 触发器置触发器置 010 触发器置触发器置 101EXIT 集成触发器集成触发器EXIT2. 工作原理及逻辑功能工作原理及逻辑功能 QQSDRDG1G211011000SDRD 功功 能能 说说 明明输输 入入QQ输输 出出11 触发器置触发器置 010 触发器置触发器置 101 触发器保持原状态不变触发器保持原状态不变不不 变变&G1 门输出门输出Q
9、SQ DQQ 1G2 门输出门输出QRQ DQQ 1EXIT 集成触发器集成触发器EXIT2. 工作原理及逻辑功能工作原理及逻辑功能 QQSDRDG1G2 输出状态输出状态不定不定( (禁用禁用) )不不 定定11011000SDRD功功 能能 说说 明明输输 入入QQ输输 出出 触发器置触发器置 010 触发器置触发器置 101 触发器保持原状态不变触发器保持原状态不变不不 变变0011输出既非输出既非 0 状态，状态，也非也非 1 状态。当状态。当 RD 和和 SD 同时由同时由 0 变变 1 时，时，输出状态可能为输出状态可能为 0，也，也可能为可能为 1，即输出状态，即输出状态不定。因
10、此，这种情况不定。因此，这种情况禁用。禁用。EXIT 集成触发器集成触发器EXIT特性表特性表3. 逻辑功能的逻辑功能的特性表特性表描述描述 次态次态 现态现态 指触发器在输入信号变化前的状态，用指触发器在输入信号变化前的状态，用 Qn 表示。表示。 指触发器在输入信号变化后的状态，用指触发器在输入信号变化后的状态，用 Qn+1 表示。表示。 触发器次态与输入信号和电路原有状态之触发器次态与输入信号和电路原有状态之间关系的真值表。间关系的真值表。EXIT 集成触发器集成触发器EXIT00001触发器触发器状态不定状态不定01010100触发器触发器置置 000101101触发器触发器置置 11
11、11110011触发器触发器保持原状态不变保持原状态不变说说 明明Qn+1QnSDRD基本基本 RS 触发器特触发器特性表的简化表示性表的简化表示Qn11101010不定不定00Qn+1SDRD与非门组成的基本与非门组成的基本 RS 触发器特性表触发器特性表 置置 0 端端 RD 和置和置 1 端端 SD 低电平有效。低电平有效。禁用禁用 RD = SD = 0。称约束条件称约束条件 注意注意EXIT 集成触发器集成触发器EXIT4.与非门组成的基本与非门组成的基本 RS 触发器触发器特性方程特性方程 特特性性表表RS 触发器功能可用特性表来描触发器功能可用特性表来描述也可用特性方程来描述。述
12、也可用特性方程来描述。特性方程特性方程指触发器次态与输入信号和电路原有指触发器次态与输入信号和电路原有状态之间的逻辑关系式，又称状态之间的逻辑关系式，又称状态方程状态方程。 Qn+1的卡诺图的卡诺图RDSDQn0100 0111 10 1 1 1 000010101010000101101111110011Qn+1QnSDRD特性方程特性方程nnQRSQD DD D1( (约束条件约束条件) )0D DD DSR1D DD DSRnnQRSQD DD D1EXIT 集成触发器集成触发器EXIT 5 5、状态转移图、状态转移图描述触发器状态变化及其相应输入条件的一种图形。描述触发器状态变化及其相
13、应输入条件的一种图形。0 基本触发器状态转移图 01DD SR，10DD SR，1DD SR DD1SR圆圈表示触发器两个稳定状态，箭头表示在输入信号作用圆圈表示触发器两个稳定状态，箭头表示在输入信号作用下状态转移的方向，箭头旁边的标注表示状态转移的条件。下状态转移的方向，箭头旁边的标注表示状态转移的条件。EXIT 集成触发器集成触发器EXIT 6 6激励表（驱动表）激励表（驱动表）描述触发器由现态转移到确定的次态时，对输入信号的要描述触发器由现态转移到确定的次态时，对输入信号的要求的一种表格。求的一种表格。激励表实际上是状态转移图的一种表格表示形式，也是状激励表实际上是状态转移图的一种表格表
14、示形式，也是状态转移真值表的派生表。态转移真值表的派生表。SDRDQn Qn +1101激励输入激励输入1011 11 00 00 1状态转移状态转移 基本触发器激励表 EXIT 集成触发器集成触发器EXIT7 7工作波形图工作波形图描述触发器在各种输入信号的作用下状态转移情况的一种描述触发器在各种输入信号的作用下状态转移情况的一种图形。图形。不定不定QQSDRD基本RS触发器的工作波形图初始状态为初始状态为0EXIT 集成触发器集成触发器EXIT波形分析举例解：解： 例例 设下图中触发器初始状态为设下图中触发器初始状态为 0，试对应输入波形，试对应输入波形 画出画出 Q 和和 Q 的波形。的
15、波形。QQSDRDSRSDRD保持保持初态为初态为 0，故保持为，故保持为 0。置置 0 保持保持QQ置置 1EXIT 集成触发器集成触发器EXIT8. 基本基本 RS 触发器的两种形式对比触发器的两种形式对比特特性性表表Qn11101010不定不定00Qn+1SDRD不定不定11001110Qn00Qn+1SDRDQQSDRDSRQQSDRDSR逻逻辑辑符符号号置置 0、置、置1 信信号号低电平有效低电平有效置置 0、置、置1 信信号号高电平有效高电平有效注注意意弄清输入弄清输入信号是低电平信号是低电平有效还是高电有效还是高电平有效。平有效。EXIT 集成触发器集成触发器EXIT基本基本RS
16、触发器组成的触发器组成的3人抢答电路人抢答电路 K为复位键，KA、 KB、 KC为三人抢答按钮EXIT 集成触发器集成触发器EXIT 7.2.2 基本基本 RS 触发器的优缺点触发器的优缺点 优点：优点：电路结构简单，是构成各种时钟触发器的基本电路，电路结构简单，是构成各种时钟触发器的基本电路，可以用来存储可以用来存储1位二进制数。位二进制数。 缺点：缺点：输出受输入信号直接控制，输入信号有变化，输出输出受输入信号直接控制，输入信号有变化，输出也随之改变（抗干扰性差）；输入信号之间有约束。也随之改变（抗干扰性差）；输入信号之间有约束。优缺点优缺点 基本触发器具有置基本触发器具有置0、置、置1和
17、保持（记忆）的功能。和保持（记忆）的功能。 触发器逻辑功能的描述方法有五种，但都是等价的，触发器逻辑功能的描述方法有五种，但都是等价的，只要知道其中之一，便可知触发器的逻辑功能，而且可以很只要知道其中之一，便可知触发器的逻辑功能，而且可以很方便地得到其余几种方便地得到其余几种EXIT 集成触发器集成触发器EXIT7.3同步触发器同步触发器同步同步D D 触发器触发器同步同步R R- -S S 触发器触发器同步同步J J- -K K 触发器触发器同步同步T T 触发器触发器同步触发方式的工作特性同步触发方式的工作特性EXIT 集成触发器集成触发器EXIT7.3 同步触发器同步触发器 Synchr
18、onous Flip - Flop 实际工作中，触发器的工作状态不仅要由触发输入实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作。为此，需要信号决定，而且要求按照一定的节拍工作。为此，需要增加一个增加一个时钟控制端时钟控制端 CP。 CP 即即 Clock Pulse，它是一串，它是一串周期和脉宽一定的矩形脉冲。周期和脉宽一定的矩形脉冲。 具有时钟脉冲控制的触发器称为具有时钟脉冲控制的触发器称为时钟触发器时钟触发器，又称钟控触发器。又称钟控触发器。 同步触发器是其中最简单的一种，而同步触发器是其中最简单的一种，而基本基本 RS 触发器称异步触发器触发器称异步触发
19、器。 EXIT 集成触发器集成触发器EXIT基本基本R-S触发器触发器触发导引电路触发导引电路& G4SR& G3CP& G1& G2SDRDQQEXIT 集成触发器集成触发器EXIT当当CP=0时时01111& G1& G2SDRDQQ& G4SR& G3CPEXIT 集成触发器集成触发器EXIT当当 CP = 1 时时1打开打开11& G1& G2SDRDQQ& G4SR& G3CPEXIT 集成触发器集成触发器EXIT当当 CP = 1 时时1(1) S=0, R=00011触发器保持原态触发器保持原态触发器状态由触发器状态由R，S 输入状态决定。输入状态决定。11& G1& G2SDR
20、DQQ& G4SR& G3CPEXIT 集成触发器集成触发器EXIT1101010(2) S = 0, R= 1触发器置触发器置“0”(3) S =1, R= 0触发器置触发器置“1”11& G1& G2SDRDQQ& G4SR& G3CPEXIT 集成触发器集成触发器EXIT1110011110Q=1Q=011(4) S =1, R= 1 当时钟由当时钟由 1变变 0 后后触发器状态不定触发器状态不定11& G1& G2SDRDQQ& G4SR& G3CPEXIT 集成触发器集成触发器EXITQQG1G2SRG3G4CPQ3Q4QQ1SC11R R、S 信号高信号高电平有电平有效效 SSDR
21、RDRDSD2. 逻辑功能与逻辑符号逻辑功能与逻辑符号异步置异步置 0 端端 RD 和异步置和异步置1 端端 SD 不受不受 CP 控制。控制。实际应用中，常需要利用异步端预置触发器值实际应用中，常需要利用异步端预置触发器值( (置置 0 或置或置 1),), 预置完毕后应使预置完毕后应使 RD = SD = 1。1说明说明Qn+1SRCP不变不变Qn00置置 1110禁止禁止11置置0001不变不变Qn0Qn+1时钟到来后触发器的状态时钟到来后触发器的状态EXIT 集成触发器集成触发器EXIT3. 同步同步 RS 触发器的触发器的特性表特性表与与特性方程特性方程 00001010101010
22、1101011000111101Qn+1QnSR特特性性表表同步同步RS触发器触发器Qn+1的卡诺图的卡诺图RSQn0100 0111 10 1 1 1 特性方程特性方程nnQRSQ 1RS = 0( (约束条件约束条件) )RS 触发器功能也可用特性表与触发器功能也可用特性表与特性方程来描述。特性方程来描述。特性方程特性方程指触发器次态与输入信号和电路原有指触发器次态与输入信号和电路原有状态之间的逻辑关系式。状态之间的逻辑关系式。 EXIT 集成触发器集成触发器EXIT4 . 状态转移图状态转移图R=0, S=1R=1, S=0R= 0S=R= S= 0 同步R- -S触发器状态转移图 05
23、 . 激励表激励表SRQn Qn +10100101 11 00 00 1 同步R- -S触发器激励表EXIT 集成触发器集成触发器EXIT6 . 工作波形图工作波形图RCPS 同步R- -S触发器工作波形图不定不定EXIT 集成触发器集成触发器EXITRDCPRQQ1SSC1CPR1RRSVCCRDS解：解： 例例 试对应输入波形画出下图中试对应输入波形画出下图中 Q 端端波形。波形。原态未知原态未知QVCCRDRDEXIT 集成触发器集成触发器EXITDQQ1S1RC1CP 7.3.2 同步同步 D 触发器触发器 1、 电路结构电路结构QQ1DDC1CPCPDQn+1说明说明10101置置
24、0置置10Qn不变不变同步同步 D 触发器功能表触发器功能表 称为称为 D 功能功能特点：特点：Qn+1 跟随跟随 D 信号信号2、逻辑符号和逻辑功能、逻辑符号和逻辑功能RS&GQ63QQDG43Q&G56Q5Q21&4G&CPGGEXIT 集成触发器集成触发器EXIT3. D 触发器的触发器的特性表、特性方程、特性表、特性方程、驱动表驱动表和和状态转换图状态转换图 由触发器现态和次态的取值来确定由触发器现态和次态的取值来确定输入信号取值的关系表，又称激励表。输入信号取值的关系表，又称激励表。 用圆圈及其内的标注表示电路的所有稳态，用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向
25、，箭头旁的标注表示用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件。状态转换的条件。 它们是触发器逻辑功能的不同描述方法，它们是触发器逻辑功能的不同描述方法，也是时序逻辑电路逻辑功能的描述方法。也是时序逻辑电路逻辑功能的描述方法。EXIT 集成触发器集成触发器EXIT0 00 11 01 1D Qn Qn+1特性方程特性方程Qn+1 = D001101010011Qn+1QnDD 触发器特性表触发器特性表 00001111D 触发器驱动表触发器驱动表 0 00 11 01 10011无约束无约束 Qn+1 在在 D = 0 时时就为就为 0，与，与 Qn 无关。无关。0 00 11 0
26、1 10 1D = 1D = 0D = 0D = 1 Qn+1 在在 D = 1 时时就为就为 1，与，与 Qn 无关。无关。3. D 触发器的触发器的特性表、特性方程、特性表、特性方程、驱动表驱动表和和状态转换图状态转换图 同步同步D触发器触发器状态转换图状态转换图 EXIT 集成触发器集成触发器EXIT解：解： 例例 试对应输入波形画出下图中试对应输入波形画出下图中 Q 端端波形波形( (设触发器设触发器 初始状态为初始状态为 0) )。QQ1DDC1CPDCPQCP = 0，同步触发器状态不变，同步触发器状态不变触发器触发器初始状态为初始状态为 0CP = 1，同步，同步 D 触发触发器
27、次态跟随器次态跟随 D 信号信号 同步触发器在同步触发器在 CP = 1 期间能发生多期间能发生多次翻转，这种次翻转，这种现象称为空翻现象称为空翻EXIT 集成触发器集成触发器EXIT( (三三) )同步同步 JK 触发器触发器 7.3.3 同步同步 JK 触发器触发器 QQ1S1RC1CP功能表功能表 JK电路结构电路结构QQ1JJC1CP1KK逻辑符号逻辑符号1说明说明Qn+1KJCP称为称为 JK 功能，即功能，即 JK = 00 时保持；时保持； JK = 11 时翻转；时翻转； J K 时时 Qn+1 值与值与 J 相同。相同。不变不变Qn00置置 0010翻转翻转11置置 1101
28、不变不变Qn0QnEXIT 集成触发器集成触发器EXIT0 00 11 01 1J K Qn Qn+1特性表特性表 特性方程特性方程驱动表驱动表 0 无约束条件无约束条件状态转换图状态转换图 0 1J = 0K =10011111110100110001110000K010100Qn+1QnJnnnQKQJQ 1 1 1 00 00 11 10 11 01 11 00 0J = 1K =J =K = 0J =K = 1EXIT 集成触发器集成触发器EXITJCPQQ1JJC1CPK1KK CP = 0 时，同步时，同步触发器状态不变。触发器状态不变。 CP = 1 时，触发器根据时，触发器根据
29、 J、K 信号取值按照信号取值按照 JK 功能工作。功能工作。Q 例例 设触发器初始状态为设触发器初始状态为 0，试对应输入波形画出试对应输入波形画出 Q 端端波形。波形。触发器初始状态为触发器初始状态为 0解：解： 同步触发器在同步触发器在 CP = 1 期间能发生多期间能发生多次翻转，这种次翻转，这种现象称为空翻现象称为空翻EXIT 集成触发器集成触发器EXIT 7.3.4 同步触发器的特点同步触发器的特点 同步触发器的同步触发器的触发方式触发方式为为电平触发式电平触发式 同步触发器的共同缺点是存在同步触发器的共同缺点是存在空翻空翻 触发脉冲作用期间，输入信号发生多次变化时，触触发脉冲作用
30、期间，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。发器输出状态也相应发生多次变化的现象称为空翻。 空翻可导致电路工作失控。空翻可导致电路工作失控。指时钟脉冲信号控制指时钟脉冲信号控制触发器工作的方式触发器工作的方式 CP = 1 期间翻转的称正电平触发式；期间翻转的称正电平触发式； CP = 0 期间翻转的称负电平触发式。期间翻转的称负电平触发式。 电位触发方式的触发器，如果要求每来一个电位触发方式的触发器，如果要求每来一个CP脉冲触发器脉冲触发器仅翻转一次，则对钟控信号约定电平的宽度有极其苛刻要求。仅翻转一次，则对钟控信号约定电平的宽度有极其苛刻要求。为了避免多次
31、翻转，必须采用其他的电路结构。为了避免多次翻转，必须采用其他的电路结构。2tpd T 3tpdEXIT 集成触发器集成触发器EXIT无空翻触发器无空翻触发器 EXIT 集成触发器集成触发器EXIT主要要求：主要要求： 了解无空翻触发器的了解无空翻触发器的类型类型，掌握边沿触发器和，掌握边沿触发器和主从触发器工作特点。主从触发器工作特点。能根据能根据触发器符号识别触发器符号识别其逻辑功能和触发方式，其逻辑功能和触发方式，正确使用正确使用边沿边沿D 触发器、边沿触发器、边沿JK 触发触发和和主从触主从触发器发器，并进行波形分析。，并进行波形分析。7.4 主从触发器主从触发器 7.5 边沿触发器边沿
32、触发器 了解主从主从了解主从主从JK触发器产生一次翻转现触发器产生一次翻转现象的原因。象的原因。 EXIT 集成触发器集成触发器EXIT从触发器从触发器主触发器主触发器CP CPKQRQJS 1互补时互补时钟控制钟控制主、从主、从触发器触发器不能同不能同时翻转时翻转RS C从触发器从触发器QQQQSDRDR C主触发器主触发器QJKQSEXIT 集成触发器集成触发器EXIT主触发器主触发器 主触发器主触发器01CP011RS C从触发器从触发器QQQQSDRDR C主触发器主触发器QJKQSEXIT 集成触发器集成触发器EXIT10主触发器封锁主触发器封锁0C01CP0101RS 从触发器从触
33、发器QQQQSDRDR QJKQSCP 主触发器主触发器EXIT 集成触发器集成触发器EXIT010 CP高电平时触发高电平时触发器接收信号并暂存器接收信号并暂存 (即主触发器状态由即主触发器状态由 J、K决定，从触发器状决定，从触发器状态保持不变）。态保持不变）。 要求要求CP高电平期间高电平期间J、K的状态保持不变。的状态保持不变。CP下降沿下降沿( )触发器触发器翻转翻转(主、从触发器状主、从触发器状态一致态一致)。 CP低电平时低电平时, 主主触发器触发器封锁封锁, J、K不起作用不起作用1RS 从触发器从触发器QQQQSDRDR QJKQSCP 主触发器主触发器01CPEXIT 集成
34、触发器集成触发器EXIT01CP010J=1, K=1 设触发器设触发器原态为原态为“0”态态翻转为翻转为“1”态态11 0110101001011RS 从触发器从触发器QQQQSDRDR QJKQSCP 主触发器主触发器EXIT 集成触发器集成触发器EXITCP01010设触发器原设触发器原态为态为“1”态态为为“？”状态状态J=1, K=1时，每来时，每来一个时钟脉冲，状一个时钟脉冲，状态翻转一次，态翻转一次，即具即具有计数功能。有计数功能。J=1, K=11RS 从触发器从触发器QQQQSDRDR QJKQSCP 主触发器主触发器EXIT 集成触发器集成触发器EXIT主从 J-K 触发器
35、一次翻转&G5G6Q主主Q主主&G7G8KJCP&G1G2QQ&G3G41G9101000111 00010013. 3. 主从主从J- -K触发器主触发器的一次翻转现象触发器主触发器的一次翻转现象EXIT 集成触发器集成触发器EXIT主从触发器小结主从触发器小结主从触发器由主触发器和从触发器两部分级联而成，主从触发器由主触发器和从触发器两部分级联而成，分别受两分别受两个互补的时钟信号控制。个互补的时钟信号控制。主触发器和从触发器在时钟信号的驱动下，交替工作；主触发器和从触发器在时钟信号的驱动下，交替工作；状态的转移发生在时钟信号的下降沿。状态的转移发生在时钟信号的下降沿。主从触发器和相同类型
36、的钟控触发器具有相同的状态主从触发器和相同类型的钟控触发器具有相同的状态方程，但触发方式和时机不同。方程，但触发方式和时机不同。主从主从J- -K触发器的主触发器具有一次翻转特性，因此触发器的主触发器具有一次翻转特性，因此该触发器的抗干扰能力较弱。该触发器的抗干扰能力较弱。BACKBACKEXIT 集成触发器集成触发器EXIT7.5 边沿触发器边沿触发器 为了进一步提高可靠性为了进一步提高可靠性, ,增强抗干扰能力增强抗干扰能力, ,克服主克服主从从JK触发器存在的缺点（触发器存在的缺点（一次翻转现象一次翻转现象）, ,设计出边设计出边沿触发器。沿触发器。5.5.1 TTL边沿边沿JK触发器触
37、发器1 1、电路结构、电路结构 由两个与或由两个与或非门（构成基本非门（构成基本触发器）和两个触发器）和两个与非门（构成触与非门（构成触发引导电路）组发引导电路）组成。成。EXIT 集成触发器集成触发器EXIT电路结构电路结构下降沿触发的J- -K触发器逻辑图JKCPAQQ1&RDSDBDC1&FE&HG特点：特点：门门G和和H的平均延迟时间比基本触发器的平均延迟时的平均延迟时间比基本触发器的平均延迟时间长，靠传输延迟线完成下降沿触发。间长，靠传输延迟线完成下降沿触发。EXIT 集成触发器集成触发器EXIT基本工作原理基本工作原理态转移准备条件。态转移准备条件。，为触发器状，为触发器状、输出为
38、输出为此时触发导引电路此时触发导引电路触发器状态保持不变。触发器状态保持不变。，时，由于时，由于条件下，当条件下，当、在在nnQJHKQGQGQRQCPRQQHQSQCPSQCPSR DDDDDD111当当CP由由1负向跳变到负向跳变到0时时，由于门，由于门G和和H平均延迟时间比基平均延迟时间比基本触发器平均延迟时间长，所以本触发器平均延迟时间长，所以CP=0首先封锁门首先封锁门C和门和门F，这，这样由门样由门A、B、D、E构成基本触发器，所以构成基本触发器，所以nnGQHQ 1在基本触发器状态转移完成之前，门在基本触发器状态转移完成之前，门G和和H输出保持不变，输出保持不变，因此有：因此有：
39、nnnnnnQKQJQKQQJQ 1下降沿触发的J- -K触发器逻辑图JKCPAQQ1&RDSDBDC1&FE&HGEXIT 集成触发器集成触发器EXIT触发器完成状态转移以后，门触发器完成状态转移以后，门G和门和门H被被CP=0封锁，输出封锁，输出均为均为1，触发器状态维持不变，不会再发生多次翻转现象。，触发器状态维持不变，不会再发生多次翻转现象。总之：总之：在稳定的在稳定的CP=0及及CP=1期间，触发器状态均维持不期间，触发器状态均维持不变，只有在变，只有在CP下降沿到达时刻，触发器才拾取输入信号并发生下降沿到达时刻，触发器才拾取输入信号并发生状态转移，所以是下降沿触发。状态方程也可写成
40、状态转移，所以是下降沿触发。状态方程也可写成 CPQKQJQnnn1QnQn1111010111101011QnQn001101011010QQKJCPSDRD下降沿触发的J- -K触发器功能表 下降沿下降沿触发触发EXIT 集成触发器集成触发器EXITRDKCPSDJ具有异步输入下降沿触发的J- -K触发器工作波形Q例例 已知边沿已知边沿JK触发器触发器74LS112的各端波形如图所示，的各端波形如图所示，画出输出画出输出Q 的波形图。的波形图。EXIT 集成触发器集成触发器EXIT边沿JK触发器的VHDL描述 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.AL
41、L; ENTITY myjkff IS PORT(j,k,clr:IN STD_LOGIC; clk:IN STD_LOGIC; q,qn:BUFFER STD_LOGIC); END myjkff; ARCHITECTURE one OF myjkff IS BEGIN PROCESS(j,k,clr,clk) VARIABLE jk:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGINEXIT 集成触发器集成触发器EXIT边沿JK触发器的HDL描述 jk:=(j & k); IF clr=0 THEN q=0;qn q =q; qn q = 0; qn q = 1;qn
42、q = NOT q;qn NULL;END CASE ; END IF; END PROCESS; END one; EXIT 集成触发器集成触发器EXIT基本基本R-S触发器触发器触发导引电路触发导引电路& G2& G1QQSDRD& G3& G4& G5& G6CPD反馈线反馈线置置0维维持持线线置置1维持线维持线置置1阻塞线阻塞线置置0阻阻塞线塞线EXIT 集成触发器集成触发器EXIT& G2& G1QQSDRD& G3& G4& G5& G6CPD01101100101EXIT 集成触发器集成触发器EXIT& G2& G1QQSDRD& G3& G4& G5& G6CD01011110
43、110EXIT 集成触发器集成触发器EXITD Qn+1 0101逻辑符号逻辑符号D CPQQRDSDQn+1 =Dn；)EXIT 集成触发器集成触发器EXITRDQCPSDD D 触发器的工作波形例例 已知边沿已知边沿D触发器触发器74LS74的各端波形如图所示，的各端波形如图所示，画出输出画出输出Q 的波形图（设初始状态为的波形图（设初始状态为0 0）。）。 具有异步输入的维持阻塞具有异步输入的维持阻塞 D 触发器的工作波形触发器的工作波形EXIT 集成触发器集成触发器EXIT边沿D触发器的VHDL描述 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;
44、ENTITY dff IS PORT(CLK,D,CLR,PSET:IN STD_LOGIC; Q,QB: OUT STD_LOGIC); END dff; ARCHITECTURE rtl OF dff IS BEGIN PROCESS(CLK,PSET,CLR) BEGIN IF (PSET=0) THENEXIT 集成触发器集成触发器EXIT边沿D触发器的HDL描述 Q=1; QB=0; ELSIF(CLR=0) THEN Q=0; QB=1; ELSIF (clkEVENT AND clk=1 )THEN Q=D; QB=NOT D; END IF END PROCESS; END r
45、tl;EXIT 集成触发器集成触发器EXIT7.5.3 T 触发器和触发器和T 触发器触发器 将边沿将边沿JK触发器的触发器的J和和K相连作为相连作为T输入端就构成输入端就构成了边沿了边沿T触发器。触发器。nnnQTQTQ 1T T触发器特性方程触发器特性方程 T T触发器的功能表触发器的功能表 0 00 11 01 1 T Qn 0 1 1 0 Qn+1 功能功能Qn+1= QnQn+1= Qn1、T触发器触发器CPQ1J1KQC1TQQC11T逻辑符逻辑符号号2、T 触发器触发器 当当 T 触 发触 发器的输入端为器的输入端为T =1=1时，称为时，称为T 触发器触发器QQC11T1CPn
46、nQQ 1T T 触发器的特性方程触发器的特性方程CPQEXIT 集成触发器集成触发器EXIT Master - Slave Flip - Flop Edge - Triggered Flip - Flop 7.5.4 无空翻触发器的类型和工作特点无空翻触发器的类型和工作特点 工作特点：工作特点：CP = 1 ( (或或CP = 0 ) ) 期间，主期间，主触发器接收输入信号；触发器接收输入信号；CP = 0 ( (或或CP = 1 ) )期期间，主触发器保持间，主触发器保持 CP 下降沿下降沿( (或上升沿或上升沿) )之之前状态不变，而前状态不变，而从触发器接受主触发器状态。从触发器接受主
47、触发器状态。因此，主从触发器的状态只能在因此，主从触发器的状态只能在 CP 下降沿下降沿( (或上升沿或上升沿) )时刻翻转。时刻翻转。 这种触发方式称为主从触发式。这种触发方式称为主从触发式。工作特点：只能在工作特点：只能在 CP 上升沿上升沿( (或下降沿或下降沿) )时刻接收输入信号，因此，电路状态只能在时刻接收输入信号，因此，电路状态只能在 CP 上升沿上升沿( (或下降沿或下降沿) )时刻时刻翻转。翻转。这种触发方式称为边沿触发式。这种触发方式称为边沿触发式。无无空空翻翻触触发发器器主主从从触触发发器器 边边沿沿触触发发器器 EXIT 集成触发器集成触发器EXIT主从触发器和边沿触发
48、器有何异同？主从触发器和边沿触发器有何异同？只能在只能在 CP 边沿时刻翻转，边沿时刻翻转，因此都因此都克服了克服了空翻空翻，可靠性和抗干扰能力强，应用范围广。，可靠性和抗干扰能力强，应用范围广。相相同同处处工作原理不同，因此电路结构不同。为保工作原理不同，因此电路结构不同。为保证电路正常工作，要求主从证电路正常工作，要求主从 JK 触发器的触发器的 J 和和 K 信号在信号在 CP = 1（或或CP = 0） 期间保持不变，否期间保持不变，否则可能产生则可能产生一次翻转一次翻转；而边沿触发器没有这种；而边沿触发器没有这种限制，其功能较完善，因此应用更广。限制，其功能较完善，因此应用更广。相相
49、异异处处 EXIT 集成触发器集成触发器EXIT 无空翻触发器的学习重点是根据无空翻触发器的学习重点是根据逻辑符号识别其功能，理解其应用。逻辑符号识别其功能，理解其应用。下面介绍常用无空翻触发器的符号及下面介绍常用无空翻触发器的符号及其应用注意事项。其应用注意事项。7.5.5常用无空翻触发器及其符号比较常用无空翻触发器及其符号比较 主从主从 RS 触发器触发器 主从主从 JK 触发器触发器 主从触发器主从触发器 QQ1JJC1CP1KK边沿触发器边沿触发器 TTL 维持阻塞维持阻塞 D 触发器触发器( (通通常常上升沿触发上升沿触发) ) TTL 边沿边沿 JK触发器触发器( (通通常常下降沿
50、触发下降沿触发) )CMOS 边沿边沿 D 触发触发器和边沿器和边沿 JK 触发器触发器( (通通常常上升沿触发上升沿触发) )QQ1SSC1CP1RREXIT 集成触发器集成触发器EXITQQC1CP1DDCP 触发的边触发的边沿沿 D 触发器触发器 C1QQC1CPD具有异步端的具有异步端的边沿边沿 D 触发器触发器 1DSSDRRDRRDSSD执行执行 Qn+1 = D1111在在 CP 时刻时刻0011Qn111保持不变保持不变Qn011禁禁 用用不定态不定态00异步置异步置 1101异步置异步置 0010说说 明明Qn+1DCPSDRD异步端低电平有效的异步端低电平有效的上升沿触发式
51、上升沿触发式 D 触发器功能表触发器功能表EXIT 集成触发器集成触发器EXITQQ1JJ CP1KKC1CP 触发的边触发的边沿沿 JK 触发器触发器 C1QQ1JJ CP1KKC1CP 触发的边触发的边沿沿 JK 触发器触发器 C1具有异步端的具有异步端的边沿边沿 JK 触发器触发器 QQ1JJ CP1KKRSC1RDSDQQ1JJ CP1KKRSC1RDSD异步端低电平有效异步端低电平有效异步端高电平有效异步端高电平有效RRDRRDSSDSSDQn11001010001000在在 CP时时刻执行刻执行 JK 功能功能Qn0000Qn100保持不变保持不变Qn000禁用禁用不定不定 11置
52、置 1110置置 0001说说 明明Qn+1KJCPSDRD异步端高电平有效的下降沿触发式异步端高电平有效的下降沿触发式 JK 触发器功能表触发器功能表EXIT 集成触发器集成触发器EXIT注注意意( (1) ) 弄清弄清时钟触发沿时钟触发沿是上升沿还是下降沿？是上升沿还是下降沿？( (2) )弄清有无异步输入端？弄清有无异步输入端？异步置异步置 0 端和异步端和异步置置 1 端端是低电平有效还是高电平有效？是低电平有效还是高电平有效？( (4) ) 边沿触发器的逻辑功能和特性方程与同步边沿触发器的逻辑功能和特性方程与同步触发器的相同，但由于触发方式不一样，触发器的相同，但由于触发方式不一样，
53、因此，它们的逻辑功能和特性方程成立的因此，它们的逻辑功能和特性方程成立的时间不同。时间不同。边沿触发器的逻辑功能和特性边沿触发器的逻辑功能和特性方程只在时钟的上升沿方程只在时钟的上升沿( (或下降沿或下降沿) )成立。成立。( (3) ) 异步端不受时钟异步端不受时钟 CP 控制控制，将直接实现置，将直接实现置 0 或置或置 1。触发器工作时，应保证异步端接非。触发器工作时，应保证异步端接非有效电平。有效电平。EXIT 集成触发器集成触发器EXITQ1Q1CPDC11D(a)(b)SC1R1DCPQ2Q2边沿触发器工作波形分析举例边沿触发器工作波形分析举例 解：解： 例例 设触发器初态为设触发
54、器初态为 0，试对应输入波形画出，试对应输入波形画出 Q1、Q2 的波形。的波形。DCPQ1Q2nQD22 D 触发器特性方程为触发器特性方程为 Qn+1 = D功能是翻转功能是翻转因此因此nnQDQ2212 C110触发器初态为触发器初态为 0C1该电路的功能是：该电路的功能是：在时钟触发沿到在时钟触发沿到达时状态发生翻转，这种功能称为计数达时状态发生翻转，这种功能称为计数功能，功能，相应触发器称为计数触发器。相应触发器称为计数触发器。EXIT 集成触发器集成触发器EXIT JCPKT解：解： 例例 设触发器初态为设触发器初态为 1，试对应输入波形画出，试对应输入波形画出 Q1、Q2 的波形
55、。的波形。触发器初态为触发器初态为 1Q1Q1CPJC11J(a)(b)SC1R1KCPQ2Q2K1K1JTVCCC111001001SVCCRC1CP1JT1K1010CP 之前之前 J、K最后取值为最后取值为 1CP 之前之前 J、K最后取值为最后取值为 0触发器初态为触发器初态为 1Q1Q2T = 0 时，时，Qn+1 = Qn ；T = 1 时，时，Qn+1 = Qn 。这种功能称这种功能称 T 功能，相应触发器称功能，相应触发器称 T 触发器。触发器。EXIT 集成触发器集成触发器EXIT主要要求：主要要求：掌握掌握常用触发器的工作特点、符号、逻辑功能常用触发器的工作特点、符号、逻辑
56、功能和特性方程，会画工作波形。和特性方程，会画工作波形。 了解触发器各种逻辑功能间的转换方法。了解触发器各种逻辑功能间的转换方法。 7.6 触发器的应用触发器的应用 理解触发器及其简单应用电路的分析方法。理解触发器及其简单应用电路的分析方法。EXIT 集成触发器集成触发器EXIT7.6.1 触发器的五种逻辑功能及其转换触发器的五种逻辑功能及其转换 ( (一一) )触发器五种逻辑功能的比较触发器五种逻辑功能的比较无约束，无约束，但功能少但功能少无约束，无约束，且功能强且功能强令令 J = K = T即可即可令令J = K = 1即可即可 D 功能功能1 0Qn+110DQn+1 = D T 功能
57、功能 QnQnQn+110TnnQTQ 1 RS 功能功能不定不定01 QnQn+111011000SRQn+1 = S + RQnRS = 0( (约束条件约束条件) ) JK 功能功能 Qn10 QnQn+111011000KJQn+1 = JQn + KQnT功能功能(计数功能计数功能) 只有只有 CP 输入端，输入端，无数据输入端。无数据输入端。来一个来一个CP翻转一次翻转一次Qn+1 = QnEXIT 集成触发器集成触发器EXIT( (二二) )不同逻辑功能间的相互转换不同逻辑功能间的相互转换转转换换方方法法( (1) ) 写出待求触发器和给定触发器的特性方程。写出待求触发器和给定触
58、发器的特性方程。( (3) )用组合逻辑电路实现，用组合逻辑电路实现，画出用给定触发器实画出用给定触发器实现待求触发器的电路。现待求触发器的电路。( (2) )比较上述特性方程，令两个特征方程相等，比较上述特性方程，令两个特征方程相等，得出给定触发器中输入信号的接法。得出给定触发器中输入信号的接法。公式法转换公式法转换例例 将正边沿将正边沿D触发器转换为触发器转换为T触发器触发器解：解：原触发器为正边沿原触发器为正边沿D触发器触发器 Q n+1 D新触发器为新触发器为T触发器触发器Q nQ n+1 TQ n T令：两式相等令：两式相等 得得Q n TQ n TD T+ Q n 如果将如果将T触
59、发器改为触发器改为T触发器，触发器，T恒为恒为1，异或门相当于一个非门，将，异或门相当于一个非门，将反馈从反馈从Q引出，这样可以少用一个门引出，这样可以少用一个门电路。电路。1DC1Q nQ nCPTCPQ nQ n111DC1EXIT 集成触发器集成触发器EXIT例：将负边沿例：将负边沿JK触发器转换为触发器转换为T触发器触发器解：写出两触发器的特征方程，并令次态相等解：写出两触发器的特征方程，并令次态相等JK触发器：触发器：Q nQ n+1 J Q n KT触发器：触发器：Q nQ n+1 TQ n TQ nQ n+1 J Q n KQ n TQ n TTQ n J Q nQ nKQ nT
60、 J TK T1JC1Q nQ nCP1KT如果：如果：T恒为恒为1，T T触发器触发器T 1 翻转翻转T 0 保持保持1JC1Q nQ nCP1K1只有翻转功能只有翻转功能EXIT 集成触发器集成触发器EXIT图表转换法图表转换法 列出待求的新触发器状态真值表列出待求的新触发器状态真值表,真值表中每一行对应一种真值表中每一行对应一种状态转换状态转换 ，确定出满足该状态转换关系的原触发器，确定出满足该状态转换关系的原触发器驱动条件，由状态真值表和驱动条件组成一个转换综合表，通驱动条件，由状态真值表和驱动条件组成一个转换综合表，通过转换综合表求原触发器的驱动方程，并用组合电路实现。过转换综合表求
61、原触发器的驱动方程，并用组合电路实现。 Q n+1Q n00001111001JKQn0111001例：将例：将D触发器转换为触发器转换为JK触发器触发器解解按上述方法列出转换综合表按上述方法列出转换综合表JKQnQn+1D0000000111010000110010011101111101111100可用卡诺图求出可用卡诺图求出D的逻辑式的逻辑式Q n J Q n KD 用组合逻辑电路实用组合逻辑电路实现上式，完成功能转换现上式，完成功能转换JCPQ nQ n1DC1 1 1&KJK触发器状态真值表触发器状态真值表 D触发器驱动表触发器驱动表EXIT 集成触发器集成触发器EXIT通过本例，不
62、难求出通过本例，不难求出D J Q n Q nK ( (J Q n) )( (K Q n) )Q nJ Q n K Q n JK Q nJ Q n K Q nJCPQ nQ n1DC1K 1 1 1 1&例：将负边沿例：将负边沿JK触发器转换触发器转换D触发器触发器解：根据题意列出综合表，表中左边是解：根据题意列出综合表，表中左边是D触发器的状态真值触发器的状态真值表，右边是表，右边是JK触发器的状态转换驱动表，它表示从触发器的状态转换驱动表，它表示从 所需的驱动条件，可以从所需的驱动条件，可以从JK触发器的状态真值表或状态图得：触发器的状态真值表或状态图得：Q n+1Q nDQnQn+1JK
63、0000X010X11011X111X0JK触发器的驱动表触发器的驱动表由卡诺图求得由卡诺图求得QnD01010 X1 XJQnD0101X 1X 0KJ = DK=D 用组合逻辑电用组合逻辑电路实现的逻辑功能路实现的逻辑功能转换转换1JC1Q nQ nCP1KDEXIT 集成触发器集成触发器EXIT7.6.2 触发器的应用与分析举例触发器的应用与分析举例 触发器由门电路构成，因此，触发器由门电路构成，因此，门电路的应用门电路的应用注意事项在这里多适用。注意事项在这里多适用。例如，例如，TTL 触发器的输触发器的输入端悬空相当于输入高电平，而入端悬空相当于输入高电平，而 CMOS 触发器触发器
64、的输入端不允许悬空。的输入端不允许悬空。应应用用注注意意 实际工作中，应根据需要选定触发器的功能实际工作中，应根据需要选定触发器的功能和触发方式。例如：同步触发器通常只用于数据和触发方式。例如：同步触发器通常只用于数据锁存，构成计数器、移位寄存器时一般要用边沿锁存，构成计数器、移位寄存器时一般要用边沿触发器。触发器。EXIT 集成触发器集成触发器EXITQ2Q11D1DFF1FF2石英方波石英方波振荡器振荡器4MHzC1C1CP 例例 下图为分频器电路，设触发器初态为下图为分频器电路，设触发器初态为 0，试画出，试画出 Q1、Q2 的波形并求其频率。的波形并求其频率。CP解：解：C1CPfQ1
65、 = fCP/2 = 2 MHz， fQ2 = fCP/4 = 1 MHzCPQ10Q20Q1C1对对 CP 二分频二分频对对 CP 四分频四分频两个两个 D 触发器均构成触发器均构成 CP 触发的计数触发器触发的计数触发器 EXIT 集成触发器集成触发器EXIT1010RDSDQ1JSDC1CP1KRSRDCP解：解： 例例 试对应输入波形画出下图电路的输出波形。试对应输入波形画出下图电路的输出波形。C1CPSDSRRDQ1Qn+1 = JQn + KQn = Qn Qn+Qn Qn = Qn当异步端无信号时，触发器将在当异步端无信号时，触发器将在 CP 时翻转。时翻转。RD和和 SD为非有
66、效电平为非有效电平EXIT 集成触发器集成触发器EXIT 例例 试对如下电路在试对如下电路在CPCP和输入信号作用下，画出输和输入信号作用下，画出输出波形。出波形。解解 触发器的初始状态为触发器的初始状态为0EXIT 集成触发器集成触发器EXIT课堂练习 已知由维持阻塞D触发器和与非门组成的电路和输入波形如下图所示，试画出Q的波形。（Q的初始状态为0） 1nnQDQ AEXIT 集成触发器集成触发器EXIT课堂练习 由下降沿触发的JK触发器和异或门构成电路如下图所示，当A分别为0、1时，可完成什么触发器功能，并画出在给定输入条件时Q的波形？（Q的初始状态为0） A=0时，电路为T触发器A=1时，电路为D触 EXIT 集成触发器集成触发器EXIT 例例 多路控制公共照明灯电路多路控制公共照明灯电路 触发器初始状态为触发器初始状态为0，当某个开关按下时，触发器翻，当某个开关按下时，触发器翻转为转为1，三极管导通，继电器吸合，开关接通，灯亮。，三极管导通，继电器吸合，开关接通，灯亮。 如有按下，触发器翻转为如有按下，触发器翻转为0，三极管截止，继电器触，三极管截止，继电器触头断开，灯灭。头断
