第六章 数字系统设计实践

《第六章 数字系统设计实践》由会员分享，可在线阅读，更多相关《第六章 数字系统设计实践（71页珍藏版）》请在文档大全上搜索。

1、第六章 数字系统设计实践第六章 数字系统设计实践任务分析q根据常识，“秒”、“分”和“小时”之间存在各自独立又互相联系的计数和进位关系，“秒”和“分”的计数模式相同，每计数满60个时钟清零并重新开始计数，相当于一个六十进制的计数器。“小时”的计数模式是每计数满24个时钟就进行清零并重新开始计数，相当于一个二十四进制的计数器。所以，六十进制和二十四进制的计数器模块设计是本任务的核心模块。任务19 简易数字钟设计第六章 数字系统设计实践q计数信号来自于开发板提供的时钟信号，这里采用的开发板系统示例中，晶振频率为50MHz，而秒的计数周期是1秒，所以需要对该时钟信号进行分频，因此，分频器模块是本任务

2、中另一个重要模块。q“秒”、“分”和“小时”的计时过程都需要通过LED显示器进行显示，所以还需要设计显示控制模块。任务19 简易数字钟设计第六章 数字系统设计实践q根据以上分析，本任务需要设计的模块如下：q）分、秒和小时的计数器模块；q）分频器模块；q）显示控制模块。任务19 简易数字钟设计第六章 数字系统设计实践系统设计系统结构框图 任务19 简易数字钟设计第六章 数字系统设计实践系统设计系统2）系统接口信号描述 任务19 简易数字钟设计信号名I/O位宽含义clkI1 bit系统时钟输入horhO2 bits小时的高位显示驱动信号horlO4 bits小时的低位显示驱动信号minhO3 bi

3、ts分钟的高位显示驱动信号minlO4 bits分钟的低位显示驱动信号sechO3 bits秒钟的高位显示驱动信号seclO4 bits秒钟的低位显示驱动信号第六章 数字系统设计实践系统设计系统结构框图 任务19 简易数字钟设计第六章 数字系统设计实践系统设计系统结构框图 任务19 简易数字钟设计第六章 数字系统设计实践模块设计 任务19 简易数字钟设计1）分频器模块设计/clk_div.v/Verilog 代码段19-1module clk_div(clk, /输入时钟clk_1 /输出时钟);input clk;output clk_1;reg24:0 counter; /定义计数器来计数

4、时钟，计数25000000，需要用25位计数器reg clk_1;always(posedge clk)if(counter=25h17D7840) /如果等于25000000begincounter = 25b1; /把counter恢复成1clk_1 = clk_1; /把clk_1翻转endelse /如果不等于25000000 counter = counter +1b1; /counter 继续计数endmodule第六章 数字系统设计实践模块设计 任务19 简易数字钟设计2）计数模块设计信号名I/O位宽含义clk_1I1 bit分频后周期为1s的时钟输出horO5 bits小时计数

5、结果的输出（0-23）minO6 bits分钟计数结果的输出（0-59）第六章 数字系统设计实践模块设计 任务19 简易数字钟设计2）计数模块设计第六章 数字系统设计实践模块设计 任务19 简易数字钟设计3）显示模块设计信号名信号名I/O位宽位宽含义含义horI5 bits时钟计数结果minI6 bit分钟计数结果secI6 bits秒计数结果horhO2 bits小时高位显示信号，BCD码的高两位为0horlO4 bit小时低位显示信号minhO3 bits分钟高位显示信号，BCD码的最高位为0minlO4 bits分钟低位显示信号sechO3 bits秒高位显示信号seclO4 bits秒

6、低位显示信号第六章 数字系统设计实践顶层模块设计 任务19 简易数字钟设计clkclk_1分频器horminsec计时器horh显 示 控制horl minhminlsechsecl第六章 数字系统设计实践任务小结 任务19 简易数字钟设计本任务设计了一个简易数字钟，能实现小时、分钟和秒的计时及显示，其中控制小时、分钟和秒计时的计数模块是本次设计的核心。计数模块的关键在于能够理解三个计时单位之间的联系，即秒计数满60产生一个向分钟的进位，分钟计数满60产生一个向小时的进位，这两个进位信号将小时、分和秒联系起来，是理解本设计的关键点。为时钟设计一个初值设置控制信号，按下设置信号时能利用开发板上的

7、拨码开关或按键对时间进行校对设置。第六章 数字系统设计实践任务分析 任务20可编程多彩霓虹灯设计 任务要求利用开发系统板，设计一个简易的霓虹灯控制芯片。利用开发板上的8个发光二极管来模拟霓虹灯的灯泡，按键来控制霓虹灯的显示模式。设计一个可编程的多彩霓虹灯，实现霓虹灯的可编程多种图案的交替显示。 第六章 数字系统设计实践系统设计 任务20可编程多彩霓虹灯设计 1）系统结构框图 第六章 数字系统设计实践系统设计 任务20可编程多彩霓虹灯设计 2）系统原理分析 可编程多彩霓虹灯分为5个模块，包括两个分频器模块、RAM存储器模块、显示模块和按键控制模块。 两个分频器都是用来对系统时钟进行分频。由于显示

8、部分需要每1秒中显示一帧图像，所以需要由系统高频时钟分频得到一个1秒的时钟用于控制显示模块。另外一个分频器输出0.1秒的时钟，主要用于按键去抖动，并且能够得到合理速度的按键控制信号，同时这个时钟也用于构建RAM的工作时钟。显示模块的主要作用是从RAM中读出显示数据，并把这个数据显示到LED上。显示控制模块需要每一秒钟从RAM中读数一次，每次读出数据为8bits。键盘、拨码控制模块的主要作用是检测外部的按键信号，如果按键信号有效，就把拨码开关的数据输入到目前地址指针所指的RAM地址中。数据存储RAM模块是最复杂的核心模块，负责数据的存储和读出，该RAM需要处理来自键盘、拨码的数据写入信号，也要处

9、理LED显示控制模块的读数据请求信号，以及二者的冲突仲裁处理。第六章 数字系统设计实践系统设计 任务20可编程多彩霓虹灯设计 系统接口信号描述 信号名I/O位宽含义clkI1 bit系统时钟输入ledO8 bits多彩霓虹灯的显示数据keyI8 bits拨码开关的输入信号pressI1 bit按键开关信号第六章 数字系统设计实践模块设计 任务20可编程多彩霓虹灯设计 1 .分频器1模块设计 Ttn个计数脉冲信号名I/O位宽含义clkI1 bit系统50Mhz时钟输入clk_01sO1 bit分频后周期为0.1s的时钟输出第六章 数字系统设计实践模块设计 任务20可编程多彩霓虹灯设计 2 .分频

10、器2模块设计 Ttn个计数脉冲信号名I/O位宽含义clkI1 bit系统50Mhz时钟输入clk_1sO1 bit分频后周期为1s的时钟输出第六章 数字系统设计实践模块设计 任务20可编程多彩霓虹灯设计 3 .显示器模块设计 RAMLED显示控制模块地址信号时钟信号RAM数据8LED数据8信号名I/O位宽含义clk_1sI1 bit分频后周期为1s的时钟输出ledO8 bits输出给LED灯的显示数据disp_addO3 bits输出给RAM的地址disp_dataI8 bits从RAM读出的数据第六章 数字系统设计实践模块设计 任务20可编程多彩霓虹灯设计 4 .按键模块设计 第六章 数字系

11、统设计实践模块设计 任务20可编程多彩霓虹灯设计 4 .按键模块设计 信号名信号名I/O位宽位宽含义含义clk_01sI1 bit分频后周期为0.1s的时钟输出keyI8 bits外部的拨码开关信号pressI1 bit外部的按键信号wdataO8 bits写入RAM的数据总线key_addO3 bits从按键控制模块输出给RAM的地址信号wrO1 bit写控制信号，按键信号通过上升沿检测电路后，生成一个时钟宽度的写信号第六章 数字系统设计实践模块设计 任务20可编程多彩霓虹灯设计 4 .按键模块设计 信号名信号名I/O位宽位宽含义含义clk_01sI1 bit分频后周期为0.1s的时钟输出k