1. 首页
  2. 文档大全

完美的EMC电路设计攻略.

上传者:11****88 2022-07-04 16:59:52上传 DOCX文件 287.50KB
完美的EMC电路设计攻略._第1页 完美的EMC电路设计攻略._第2页 完美的EMC电路设计攻略._第3页

《完美的EMC电路设计攻略.》由会员分享,可在线阅读,更多相关《完美的EMC电路设计攻略.(19页珍藏版)》请在文档大全上搜索。

1、第一讲:完美的EMC电路设计攻略之:遵循三大规律、三个要素【导读】产品上市周期短,EMC测试迟迟不通过,令很多工程师“一夜愁白了头发”。本期大讲台,我们为大家分享EMC三个规律和EMC问题三要素,会使得EMC问题变的有规可循,坚持EMC的规律使得解决EMC问题省时省力,事半功倍。在进行电子设计方案过程中需要工程师在设计之初就进行严格把关!在产品结构方案设计阶段,主要针对产品需要满足EMC法规标准,对产品采用什么屏蔽设计方案、选择什么屏蔽材料,以及材料的厚度提出设计方案,另外对屏蔽体之间的搭接设计,缝隙设计考虑,同时重点考虑接口连接器与结构件的配合。一、EMC设计的三大规律规律一、EMC费效比关

2、系规律: EMC问题越早考虑、越早解决,费用越小、效果越好。在新产品研发阶段就进行EMC设计,比等到产品EMC测试不合格才进行改进,费用可以大大节省,效率可以大大提高;反之,效率就会大大降低,费用就会大大增加。经验告诉我们,在功能设计的同时进行EMC设计,到样板、样机完成则通过EMC测试,是最省时间和最有经济效益的。相反,产品研发阶段不考虑EMC,投产以后发现EMC不合格才进行改进,非但技术上带来很大难度、而且返工必然带来费用和时间的大大浪费,甚至由于涉及到结构设计、PCB设计的缺陷,无法实施改进措施,导致产品不能上市。规律二、高频电流环路面积S越大, EMI辐射越严重。高频信号电流流经电感最

3、小路径。当频率较高时,一般走线电抗大于电阻,连线对高频信号就是电感,串联电感引起辐射。电磁辐射大多是EUT被测设备上的高频电流环路产生的,最恶劣的情况就是开路之天线形式。对应处理方法就是减少、减短连线,减小高频电流回路面积,尽量消除任何非正常工作需要的天线,如不连续的布线或有天线效应之元器件过长的插脚。减少辐射骚扰或提高射频辐射抗干扰能力的最重要任务之一,就是想方设法减小高频电流环路面积S。规律三、环路电流频率f越高,引起的EMI辐射越严重,电磁辐射场强随电流频率f的平方成正比增大。减少辐射骚扰或提高射频辐射抗干扰能力的最重要途径之二,就是想方设法减小骚扰源高频电流频率f,即减小骚扰电磁波的频

4、率f。二、EMC问题三要素开关电源及数字设备由于脉冲电流和电压具有很丰富的高频谐波,因此会产生很强的辐射。电磁干扰包括辐射型(高频) EMI、传导型(低频)EMI,即产生EMC问题主要通过两个途径:一个是空间电磁波干扰的形式;另一个是通过传导的形式,换句话说,产生EMC问题的三个要素是:电磁干扰源、耦合途径、敏感设备。辐射干扰主要通过壳体和连接线以电磁波形式污染空间电磁环境;传导干扰是通过电源线骚扰公共电网或通过其他端子(如:射频端子,输入端子)影响相连接的设备。            

5、;               传导、辐射    骚扰源-(途径)- 敏感受体                          近场耦合 例如 IT、AV设备,可能的骚

6、扰源有:1) FM接收机、TV接收机本机振荡,基波及谐波由高频头、本机振荡电路产生;2) 开关电源的开关脉冲及高次谐波,同步信号方波及高频谐波,行扫描显像电路产生的行、场信号及高频谐波;3) 数字电路工作需要的各种时钟信号及高频谐波、以及它们的组合,各种时钟如CPU芯片工作时钟、MPEG解码器工作时钟、视频同步时钟(27MHz,16.9344MHz ,40.5MHz)等;4) 数字信号方波及高频谐波,晶振产生的高次谐波,非线性电路现象(非线性失真、互调、饱和失真、截止失真)等引起的无用信号、杂散信号;5) 非正弦波波形,波形毛剌、过冲、振铃,电路设计存在的寄生频率点。6) 对于敏感受体通过耦合

7、途径接受的外部骚扰包括浪涌、快速脉冲群、静电、电压跌落、电压变化和各种电磁场。电磁骚扰的特性:1. 单位脉冲的频谱最宽;2. 频谱中低频含量取决于脉冲的面积,高频分量取决于脉冲前后沿的陡度;3. 晶体振荡电平必须满足一定幅度, 数字电路才能按一定的时序工作,使晶振产生的骚扰呈现覆盖带宽、骚扰电平高的特点;4. 收发天线极化、方向特性相同时,EMI辐射和接受最严重;收发天线面积越大, EMI危害逾大;5. 骚扰途径:辐射,传导,耦合和辐射、传导、耦合的组合。6. 电源线传导骚扰主要由共模电流产生;7. 辐射骚扰主要由差模电流形成的环路产生。第二讲: 完美的EMC电路设计攻略之:元器件选型(上)【

8、导读】电磁兼容性元器件是解决电磁干扰发射和电磁敏感度问题的关键,正确选择和使用这些元器件是做好电磁兼容性设计的前提。因此,我们必须深入掌握这些元器件,这样才有可能设计出符合标准要求、性能价格比最优的电子、电气产品。而每一种电子元件都有它各自的特性,因此,要求在设计时仔细考虑。接下来我们将讨论一些常见的用来减少或抑制电磁兼容性的电子元件和电路设计技术。目前有两种基本的电子元件组:有引脚的和无引脚的元件。有引脚线元件有寄生效果,尤其在高频时。该引脚形成了一个小电感,大约是1nH/mm/引脚。引脚的末端也能产生一个小电容性的效应,大约有4pF。因此,引脚的长度应尽可能的短。与有引脚的元件相比,无引脚

9、且表面贴装的元件的寄生效果要小一些。其典型值为:0.5nH的寄生电感和约0.3pF的终端电容。从电磁兼容性的观点看,表面贴装元件效果最好,其次是放射状引脚元件,最后是轴向平行引脚的元件。EMC元件之电容选型在EMC设计中,电容是应用最广泛的元件之一,主要用于构成各种低通滤波器或用作去耦电容和旁路电容。大量实践表明:在EMC设计中,恰当选择与使用电容,不仅可解决许多EMI问题,而且能充分体现效果良好、价格低廉、使用方便的优点。若电容的选择或使用不当,则可能根本达不到预期的目的,甚至会加剧 EMI程度。从理论上讲,电容的容量越大,容抗就越小,滤波效果就越好。一些人也有这种习惯认识。但是,容量大的电

10、容一般寄生电感也大,自谐振频率低(如典型的陶瓷电容,0.1F的f0=5 MHz,0.01F的f0=15 MHz,0.001F的f0=50 MHz),对高频噪声的去耦效果差,甚至根本起不到去耦作用。分立元件的滤波器在频率超过10 MHz时,将开始失去性能。元件的物理尺寸越大,转折点频率越低。这些问题可以通过选择特殊结构的电容来解决。贴片电容的寄生电感几乎为零,总的电感也可以减小到元件本身的电感,通常只是传统电容寄生电感的1/31/5,自谐振频率可达同样容量的带引线电容的2倍(也有资料说可达10倍),是射频应用的理想选择。传统上,射频应用一般选择瓷片电容。但在实践中,超小型聚脂或聚苯乙烯薄膜电容也

11、是适用的,因为它们的尺寸与瓷片电容相当。三端电容能将小瓷片电容频率范围从50 MHz以下拓展到200 MHz以上,这对抑制VHF频段的噪声是很有用的。要在VHF或更高的频段获得更好的滤波效果,特别是保护屏蔽体不被穿透,必须使用馈通电容。EMC元件之电感选型电感是一种可以将磁场和电场联系起来的元件,其固有的、可以与磁场互相作用的能力使其潜在地比其他元件更为敏感。和电容类似,聪明地使用电感也能解决许多 EMC问题。下面是两种基本类型的电感:开环和闭环。它们的不同在于内部的磁场环。在开环设计中,磁场通过空气闭合;而闭环设计中,磁场通过磁芯完成磁路。电感中的磁场电感比起电容一个优点是它没有寄生感抗,因


文档来源:https://www.renrendoc.com/paper/212663339.html

文档标签:

下载地址