第十二章组合逻辑电路

《第十二章组合逻辑电路》由会员分享，可在线阅读，更多相关《第十二章组合逻辑电路（33页珍藏版）》请在文档大全上搜索。

1、第十二章 组合逻辑电路组合逻辑电路电子技术电子技术GSQGSQ第十二章第十二章 组合逻辑电路组合逻辑电路12.1 组合电路的分析与设计组合电路的分析与设计12.2 常用组合逻辑电路常用组合逻辑电路 概述概述逻辑电路逻辑电路组合组合逻辑电路逻辑电路时序时序逻辑电路逻辑电路特点：特点：输出只取决于当前的输入。输出只取决于当前的输入。 组成：组成：门电路，不存在记忆元件。门电路，不存在记忆元件。特点：特点：输出取决于当前的输入输出取决于当前的输入和原来的状态。和原来的状态。组成：组成：组合电路、记忆元件。组合电路、记忆元件。#HOME给定给定 逻辑图逻辑图得到得到逻辑功能逻辑功能分析分析12.2 组

2、合电路的分析与设计组合电路的分析与设计一、组合电路的分析一、组合电路的分析1. 由给定的逻辑图写出输出端的逻辑表达式。由给定的逻辑图写出输出端的逻辑表达式。分析步骤：分析步骤：2. 化简逻辑表达式。化简逻辑表达式。3. 写出真值表（有时可略）。写出真值表（有时可略）。4. 确定逻辑功能。确定逻辑功能。#HOME例例1：分析下图的逻辑功能。：分析下图的逻辑功能。 &ABFABABBA BABA BABAF BABA同或门同或门BABAA B F0 0 1 0 1 0 1 0 01 1 1真值表真值表功能：功能：当两个变量取值相同时，函数为当两个变量取值相同时，函数为 1，取值不同时函数为，取值不

3、同时函数为 0。#HOME12.2例例2：分析下图的逻辑功能。：分析下图的逻辑功能。 &ABFBA ABA BBA BBAABAF BBAABA BBAABA ）（）（BABA 异或门异或门功能：功能：两变量相同时，两变量相同时，F为为“0”，两变量相异时，两变量相异时，F为为“1”#HOME12.2例例3：分析下图的逻辑功能。：分析下图的逻辑功能。 MMAMBMBAMMBMAF特点：特点： M=1时选通时选通A路信号；路信号； M=0时选通时选通B路信号。路信号。信号选通电路信号选通电路BMF&A1M A B F0 0 0 00 0 1 10 1 0 00 1 1 11 0 0 01 0 1

4、 01 1 0 11 1 1 1真值表真值表#HOME12.2设计：设计： 给定给定逻辑功能逻辑功能画出画出 逻辑图逻辑图设计设计二、组合电路的设计二、组合电路的设计1. 首先指明变量取首先指明变量取“0”“1”的含义的含义。设计步骤：设计步骤：2. 根据给定的逻辑要求，列出真值表。根据给定的逻辑要求，列出真值表。3. 用卡诺图化简写出最简表达式。用卡诺图化简写出最简表达式。4. 根据最简逻辑表达式画出逻辑电路。根据最简逻辑表达式画出逻辑电路。#HOME12.2例：例：设计三人表决电路（设计三人表决电路（A A、B B、C C）。每人一个按键，如果）。每人一个按键，如果同意则按下，不同意则不按

5、。结果用指示灯表示，多数同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。同意时指示灯亮，否则不亮。1. 首先指明变量取首先指明变量取“0”“1”的含义。的含义。2. A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 真值表真值表A A、B B、C C 按下时为按下时为“1”1”，不按时为，不按时为“0”0”。输。输出是出是F F，多数赞成时是，多数赞成时是“1”1”，否则是，否则是“0”0”。HOME列列 出出真真值值表表3. 用卡诺图写出最简表达式用卡诺图写出最简表达式0

6、0 1 0 0 1 1 1 ABC0001111001BCABACCABCABF 12.24. 根据逻辑表达式画出逻辑图。根据逻辑表达式画出逻辑图。CABCABF & 1&ABCFHOME需要三个与门，一个或门需要三个与门，一个或门ABBCCA12.2CABCAB CABCAB &ABCFCABCABF 要求用与非门设计电路要求用与非门设计电路HOME将与或式转变为与非式：将与或式转变为与非式：12.2一、一、 编码器编码器1.1.二进制编码器二进制编码器二进制编码器的作用：二进制编码器的作用：将一系列信号状态转换成二进制代码。将一系列信号状态转换成二进制代码。HOME12.3 常用组合逻辑电

7、路常用组合逻辑电路12.3所谓所谓编码编码就是赋予选定的一系列二进制代码以固定的含义。就是赋予选定的一系列二进制代码以固定的含义。n n 位二进制代码有位二进制代码有2 2n n种不同的组合种不同的组合，可以表示可以表示2 2n n个信号个信号。 编码器编码器I0 I7Y0Y1Y2 8个个信信号号 3位位二二进进制制数数例如例如 8 线线-3 线编码器线编码器2. 2. 二二 十进制编码器十进制编码器二二-十进制编码器的作用：十进制编码器的作用：将十个状态（对应于十进制将十个状态（对应于十进制的十个代码）编制成的十个代码）编制成BCDBCD码。码。十个输入十个输入需要几位输出？需要几位输出？四

8、位四位设输入低电平有效，则真值表如下：设输入低电平有效，则真值表如下：432102 HOME输输入入十十个个状状态态二二- -十进制十进制 编码器编码器F3I0 I9F0F1F2二二进进制制代代码码输输入入 F3 F2 F1 F0 I0 0 0 0 0 I1 0 0 0 1 I2 0 0 1 0 I3 0 0 1 1 I4 0 1 0 0 I5 0 1 0 1 I6 0 1 1 0 I7 0 1 1 1 I8 1 0 0 0 I9 1 0 0 1 98983IIIIF 76542IIIIF 76321IIIIF 975310IIIIIF 按此表达式设计一按此表达式设计一 键控键控8421编码器

9、编码器10个按键分别是个按键分别是0 9作为输入，四位二进制码作为输出。作为输入，四位二进制码作为输出。 二二- - 十进制编码器十进制编码器简化真值表简化真值表#HOME+5VR0123456789&F3&F2&F1&F10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1键键控控编编码码器器8421#HOME二、二、 译码器译码器1. 1. 二进制译码器二进制译码器二进制译码器的作用：二进制译码器的作用：将将n 种输入的组合译成种输入的组合译成2n 种电路种电路状态。也叫状态。也叫n-2n 线译码器。线译码器。译码是

10、编码的逆过程，即将某二进制翻译成电路的某种状态。译码是编码的逆过程，即将某二进制翻译成电路的某种状态。 译码器译码器Y0A0An-1Ym-1Y1二二进进制制代代码码一组高低一组高低电平信号电平信号#HOME例：例：用与非门设计用与非门设计2-4线译码器。线译码器。“”表示低表示低电平有效。电平有效。A1 A0 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 0Y1Y2Y3Y真值表真值表010AAY 011AAY 012AAY 013AAY 输入输入控制端控制端输出输出&1Y0Y2Y3YA1A0S#HOME输入输入控制端控制端输出输出&1Y0Y2Y

11、3YA1A0S A1 A0 1 X X 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 S0Y1Y2Y3Y2-42-4线译码器线译码器 74LS13974LS139的的 内部线路内部线路74LS13974LS139的功能表的功能表“”表示低电平有效表示低电平有效#74LS139管脚图管脚图S1S10A11A10Y11Y12Y13Y10A11A10Y11Y12Y13Y1S20A21A20Y21Y22Y23Y2CCUGND3Y22Y21Y20Y21A20A2S2一片一片139种含两个种含两个2-4译码器译码器#HOME

12、2. 显示译码器显示译码器二二-十十进制编码进制编码显示译显示译码器码器显示显示器件器件在数字系统中，常常需要将运算结果用人们在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到习惯的十进制显示出来，这就要用到显示译码器显示译码器。显示器件：显示器件：常用的是常用的是七段七段显示器件。显示器件。bcdefga#HOMEabcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e七段显示器件的工作原理：七段显示器件的工作原理：#HOME A B C D Fa Fb Fc Fd Fe Ff Fg 0 0 0 0 0 1 1

13、 1 1 1 1 0 1 0 0 0 1 0 1 1 0 0 0 0 2 0 0 1 0 1 1 0 1 1 0 1 3 0 0 1 1 1 1 1 1 0 0 1 4 0 1 0 0 0 1 1 0 0 1 1 5 0 1 0 1 1 0 1 1 0 1 1 6 0 1 1 0 1 0 1 1 1 1 1 7 0 1 1 1 1 1 1 0 0 0 0 8 1 0 0 0 1 1 1 1 1 1 1 9 1 0 0 1 1 1 1 0 0 1 1 真值表真值表FaDBBDACFa同样，可求出同样，可求出F Fb b F Fg gAB1 0 1 1 0 1 1 1 1 1 CD00 01 11

14、 1000011110bcdefga#HOME74LS48与七段显示器件的连接与七段显示器件的连接：bfac d egbfac d egBID C B A+5V三、加法器三、加法器例：例：A=1101, B=1001， 计算计算A+B。1 1 0 11 0 0 1+011010011加法运算的基本规则加法运算的基本规则：(1) 逢二进一。逢二进一。(2) 最低位是两个数最低位的叠加，不需考虑进位。最低位是两个数最低位的叠加，不需考虑进位。(3) 其余各位都是三个数相加，包括加数、被加数和低位来其余各位都是三个数相加，包括加数、被加数和低位来的进位。的进位。(4) 任何位相加都产生两个结果：本位

15、和、向高位的进位。任何位相加都产生两个结果：本位和、向高位的进位。用半加器实现用半加器实现用全加器实现用全加器实现#HOME1. 半加器半加器半加运算不考虑从低位来的进位。设：半加运算不考虑从低位来的进位。设：A-加数；加数；B-被加数；被加数；S-本位和；本位和；C-进位。进位。A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 真值表真值表BABABAS ABC #HOME逻辑图逻辑图=1&ABSCABCS逻辑符号逻辑符号CO2. 全加器：全加器：an-加数；加数；bn-被加数；被加数；cn-1-低位的进位；低位的进位；sn-本位和；本位和；cn-进位。进位。a

16、n bn cn-1 sn cn 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 真值表真值表111)()( nnnnnnnnnnnnnncbacbabacbabasnnnnnnnnnnnnnbacbabacbabac 11)()(#HOME11 nnnnncscbasnnnnnnbacbac 1)(逻辑符号逻辑符号逻辑图逻辑图 1anbncn-1sncns=1=1&#HOMEanbncn-1sncnCO2. 全加器：全加器： 全加器全加器SN74LS183的管脚图的管脚图114SN7

17、4LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND#HOME中规模组件的作用：中规模组件的作用： 实现专门的逻辑功能；实现专门的逻辑功能； 通过适当的连接，可实现一般的逻辑功能。通过适当的连接，可实现一般的逻辑功能。用中规模组件设计逻辑电路的优点：用中规模组件设计逻辑电路的优点：可以减少可以减少连线、提高可靠性。连线、提高可靠性。其他中规模的组件，如比较器、数据选择器其他中规模的组件，如比较器、数据选择器等等不再一一介绍。等等不再一一介绍。#HOME第十二章第十二章 结束结束电子技术电子技术数字电路部分数字电路部分11-12 CMOS电路如图所示，已知输入信号的波形，试写出输电路如图所示，已知输入信号的波形，试写出输 出信号出信号 F 的波形。的波形。A1FAFABFFABHOME#&ABFC11-12 CMOS电路如图所示，已知输入信号的波形，试写出输电路如图所示，已知输入信号的波形，试写出输 出信号出信号 F 的波形。的波形。1ABFAFABCBF#HOME1ABCDF&ABF1ABFA1F&ABFABF1=1ABF=1ABFF = ABF =A+BF = AF = ABF =A+BF = AB+CDBAF= AB +ABBAF= AB+AB&ABFEHOME复习复习11.2#