第2章 4 MOS逻辑门.

《第2章 4 MOS逻辑门.》由会员分享，可在线阅读，更多相关《第2章 4 MOS逻辑门.（76页珍藏版）》请在文档大全上搜索。

1、2.4 MOS逻辑门 单极型MOS(Metal Oxide Semiconductor)集成电路分PMOS、NMOS和CMOS三种。 NMOS电气性能较好，工艺较简单，适合制作高性能的存储器、微处理器等大规模集成电路。 而由NMOS和PMOS构成的互补型CMOS电路以其性能好、功耗低等显著特点，得到愈来愈广泛的应用。 下面主要介绍NMOS和CMOS门电路。NMOS管的开关特性 MOS管和晶体管一样可以当开关用。 如图所示，RD为负载电阻，T为负载。NMOS管的开关特性 当用增强型NMOS做工作管时，如输入电压vI为高电平（大于开启电压VT）则NMOS管导通，开关闭合，输出电压vO为低电平。NM

2、OS管的开关特性 输入电压vI为低电平时则NMOS管截止，开关断开，输出电压vO为高电平。PMOS管的开关特性 如输入电压vI为低电平则NMOS管截止，如同开关断开一样输出电压vO为高电平。A=1，开关断开，F=0，图(a)A=0，开关闭和，F=1 ，图(b)2.4.1 NMOS 门电路NMOS 反相器反相器NMOS 与非门与非门 NMOS 或非门或非门 NMOS 与或非门与或非门 NMOS 异或门异或门 NMOS 三态门三态门NMOS反相器 T1管为工作管(驱动管、控制管)，T2管为负载管，故此电路称为有源负载反相器。VDDT2T1vOvIGGDSSDNMOS与非门 具有两个输入端的NMOS

3、 与非门电路如图2-27所示。VDDT3T2FA图2-27 NMOS与非门T1B工作原理 当输入A、B都为高电平时，串联的两个工作管T1、T2都导通，电路的输出即为低电平；VDDT3T2FA图2-27 NMOS与非门T1B工作原理 当输入A、B中有一个为低电平时，则串联的两个工作管T1、T2中必有一个截止，则使电路输出为高电平。 电路的输出与输入之间为与非逻辑关系，即ABF VDDT3T2FA图2-27 NMOS与非门T1BNMOS或非门VDDT3T1FAT2B工作原理 因为两个工作管T1、T2相并联，所以只要输入A、B中有一个为高电平时，则相应的工作管必导通，使电路的输出为低电平；VDDT3

4、T1FA图2-28 NMOS或非门T2B工作原理 只有输入A、B中都为低电平时，则并联的两个工作管T1、T2都截止，则使电路输出为高电平。 电路的输出与输入之间为或非逻辑关系，即BAFVDDT3T1FA图2-28 NMOS或非门T2BNMOS 与或非门与或非门VDDT5T1FA图2-29 NMOS与或非门T2BT3CT4D工作原理 NMOS 与或非门电路中只要A、B和C、D两组输入中任一组输入全为高电平，则串联的两个工作管T1、T2或T3、T4才能都导通，使电路的输出为低电平；VDDT5T1FA图2-29 NMOS与或非门T2BT3CT4D工作原理 当两组输入(A、B和C、D)中都有低电平时，

5、则每组串联的工作管中必有相应的工作管截止，则使电路输出为高电平。 电路的输出与输入之间为与或非逻辑关系，即 CDABFVDDT5T1FA图2-29 NMOS与或非门T2BT3CT4DNMOS异或门异或门VDDT3T1FA图2-30 NMOS异或门T2BT5T4F1工作原理 NMOS异或门电路由两部分组成： T1、T2和T3管组成同或门； T4、T5构成非门。VDDT3T1FAT2BT5T4F1工作原理 当A、B都为高电平或都为低电平时，T1、T2都截止，F1为高电平，F为低电平；VDDT3T1FAT2BT5T4F1工作原理 当A、B中有一个为高电平而另一个为低电平时，T1和T2中必有一个管导通

6、，致使F1为低电平，F为高电平。VDDT3T1FAT2BT5T4F1工作原理 电路的输出与输入之间为异或逻辑关系，即BABABAFVDDT3T1FAT2BT5T4F1NMOS三态门三态门 NMOS三态门电路中A为数据输入端，E为控制端，F为输出端。工作原理当E为高电平时，两个或非门G1、G2输出均为低电平，致使T1、T2管都截止，电路输出F呈现高阻状态；工作原理若E为低电平时，两个或非门G1、G2都起非门作用，若A为低电平时，或非门G1输出为高电平，使T1管导通，同时使G2输出为低电平，使T2管截止，电路输出为低电平，F=A，电路具有三态输出功能。2.4.1 CMOS门电路Complement

7、ary-Symmetry Metal-Oxide SemiconductorCMOS反相器反相器CMOS与非门与非门CMOS或非门或非门CMOS三态门三态门CMOS传输门传输门 CMOS反相器反相器 CMOS反相器是构成CMOS集成电路的基本单元。电路组成如图2-32为CMOS反相器电路，是由互补的增强型NMOS管T1和PMOS管T2串联组成的。两管的栅极连在一起，作为反相器的输入端，两个管子的漏极连在一起作为反相器的输出端。VDDT2(P)T1(N)vOFvIASSGGDD图2-32 CMOS反相器电源电压条件 CMOS反相器要求电源电压大于两个管子开启电压的绝对值之和，即VDD|VT1|+

8、|VT2|。VDDT2(P)T1(N)vOFvIASSGGDD图2-32 CMOS反相器工作原理vI输入低电平时:当输入vI为低电平VIL且小于VT1时，T1管截管截止止。但对于PMOS负载管，由于栅极电位较低，使栅源电压绝对值大于开启电压的绝对值|VT2|，因此T2充分导充分导通通。VDDT2(P)T1(N)vOFvIASSGGDD图2-32 CMOS反相器vI输入低电平时由于T1的截止电阻远比T2的导通电阻大得多，所以电源电压差不多全部降落在工作管T1的漏源之间，使反相器输出高电平VOHVDD。 VDDT2(P)T1(N)vOFvIASSGGDD图2-32 CMOS反相器vI输入高电平时

9、当输入vI为高电平VIH且大于VT1时，T1管导通管导通。 但对于PMOS负载管，由于栅极电位较高，使栅源电压绝对值小于开启电压的绝对值|VT2|，因此T2管管截止截止。VDDT2(P)T1(N)vOFvIASSGGDD图2-32 CMOS反相器vI输入高电平时 由于T2的截止时相当于一个大电阻，T1的导通电阻相当于一个较小的电阻，所以电源电压几乎全部降落在负载管T2上，使反相器输出低电平且很低，VOL0V。VDDT2(P)T1(N)vOFvIASSGGDD图2-32 CMOS反相器特点（1）CMOS反相器的静态功耗非常小静态功耗非常小。原因:由于CMOS反相器处于稳态时，无论是输出高电平还是

10、输出低电平，其工作管和负载管必有一个截止而另一个导通，因此电源向反相器提供的仅为纳安级的漏电流，所以CMOS反相器的静态功耗静态功耗非常小非常小。特点（2）CMOS反相器输出电压的上升时间和下降时间都比较小，电路的工作速度大为提高。原因:由于CMOS反相器的工作管和负载管不同时导通，因此其输出电压不取决于两管的导通电阻之比。这样，通常可使PMOS负载管和NMOS工作管的导通电阻都较小。所以，CMOS反相器输出电压的上升时间和下降时间都比较小，电路的工作速度大为提高。CMOS与非门 图2-33所示电路为两个输入端的CMOS与非门。图中两个串联的NMOS管T1和T2为工作管，两个并联的PMOS管T

11、3和T4为负载管。 VDDT4(P)T2(N)FBA图2-33 CMOS与非门T1(N)T3(P)工作原理 当输入A、B都为高电平时，串联的NMOS管 T1、T2管都导通，并联的PMOS管T3、T4都截止，因此输出为低电平；VDDT4(P)T2(N)FBA图2-33 CMOS与非门T1(N)T3(P)工作原理 当输入A、B中有一个为低电平时，两个串联的NMOS管中必有一个截止，于是电路输出为高电平。 电路的输入和输出之间是与非逻辑关系。 ABF VDDT4(P)T2(N)FBA图2-33 CMOS与非门T1(N)T3(P)CMOS或非门 图2-34所示电路为两个输入端的CMOS或非门。图中两个